单片机原理-张毅刚-第2章.ppt

1、第2章MCS-51单片机的硬件构成芯片内构造为图2-1所示的：图2-1中的各功能部件：1.CPU (微处理器)2.数据存储器(RAM )芯片内为128字节(52子系列的8051:4K字节ROM； 8751:4K字节EPROM； 89C51/89C52/89C55:4K/8K/20K字节闪存。 4、中断系统5、计时器/计数器、6、串行端口一个全双工异步串行端口，具有四种工作方式： 7. P1、P2、P3和P0端口是四个残奥级8位I/O端口。 8 .特殊功能寄存器(SFR )有21个，是具有特殊功能的RAM区域。 2.2 MCS-51针脚40针脚浸渍封装(DIP )。 44根针角封装方式(4根不需

2、要)，40根针按功能分为3种： (1)电源及时钟针： Vcc、Vss； XTAL1、XTAL2。 (2)控制销： PSEN*、EA*、ALE、RESET (即RST )。 (3)I/O端口读取： P0、P1、P2、P3是8位I/O端口的外部读取4个。 2.2.1电源及时修正导线1电源导线(1)Vcc(40针):5V电源(2)Vss(20脚):接地。2时钟管脚(1)XTAL1(19管脚):连接外部晶体，采用外部振荡器时，振荡器的输出与该管脚连接。 (2)XTAL2(18条腿):连接外部晶体的另一端或悬空。 2.2.2控制管脚提供控制信号，一些管脚具有多路复用功能。 (1) RST/VPD(9脚)

3、:复位和备用电源。 (2) ALE/PROG*(30脚): 第一功能：ALE允许地址锁存，可驱动8个LS型TTL负载。 第二功能：PROG*是编程脉冲输入端。 (3) PSEN* (29针):外部程序存储器的读选通信号。 可以驱动8个LS型的TTL负载。 (4) ea*/VPP (enable address/voltagepulseofprograming，31脚) ea *选择内外程序存储器的控制端。 在EA*=1，访问片上程序存储器，但是PC (程序计数器)的值超过0 f ffh (相对于8751、8751 )的情况下，即超过了片上程序存储器的4K字节地址范围的情况下EA*=0，单片机只

4、访问外部程序存储器。 VPP是本端子的第二个功能。 用于施加编程电压(例如21V或12V )。 相对于89C51，施加在VPP脚上的编程电压为12V或5V。 2.2.3 I/O端口引脚(1) P0端口：双向8位三个I/O端口，该端口是地址总线(低8位)和数据总线时分多路复用端口，可以驱动8个LS类型的TTL负载。 (2) P1端口： 8位准双向I/O端口，可驱动4个LS型TTL负载。 (3) P2端口： 8位准双向I/O端口与地址总线(前8位)复用，可驱动4个LS型TTL负载。 (4) P3端口： 8位准双向I/O端口、多功能多重端口、LS型TTL负载4个可驱动。 请注意：准双向端口和双向三态

5、端口的区别。 将3个准双向I/O端口用作输入端口时，在该端口上先写入“1”。 准双向I/O端口没有高阻“浮空”状态。 2.3 MCS-51的CPU由运算器和控制器构成，2.3.1运算器对操作数进行算术、逻辑运算、位操作。 另外，第一算术逻辑运算单元ALU 2累加器a可为最频繁使用的寄存器，且可写成Acc。 a的作用： (1)是ALU的输入之一，是运算结果的存储手段。 MCS-51通过追加不经由累加器就能够传送的命令的一部分，能够加快数据的传送速度，减少a的瓶颈堵塞现象。 a的进位标志Cy也是位处理器的位累加器。 3程序状态字寄存器PSW (1)Cy(PSW.7 )进位标志位(2)Ac(PSW.

6、6 )辅助进位标志位用于BCD代码的十进制调整运算。 (3)F0(PSW.5 )用户使用的状态标志比特。 (4)RS1、RS0(PSW.4、PSW.3):4组工作寄存器区域选择控制位1和位0。 另外，RS1 RS0选择的4组发送机00区域(内部RAM地址00H07H) 0 1 1区域(内部RAM地址08H0FH) 1 0 2区域(内部RAM地址10H17H) 1 1 3区域(6)在6)PSW.1比特：中的保留比特，在未使用(7)P(PSW.0 )奇偶校验标志比特P=1，a中的“1”的数目是奇数P=0，a中的“1”的数目是偶数，并且作为(1)程序计数器能够自动执行(2) (3)执行子程序调用或中

7、断调用，完成PC的当前值保护将子程序入口地址或中断向量的地址送入PC的操作。 2指令寄存器IR、指令译码器及控制逻辑电路2.4 MCS-51存储器的结构硬件结构存储器空间可分为5种：1.程序存储器空间8031无内部程序存储器。 2 .片上数据存储器空间3 .特殊功能寄存器SFR-Special Function Register 4.位地址空间： 211可寻址位。 5 .外部数据寄存器空间：片外可扩展64K字节RAM。 2.4.1程序存储器中保存有应用程序和表等固定常数。 分为片上芯片和片外芯片，由与EA*引脚连接的等级决定。 程序存储器中的0000H地址为系统程序的启动地址5单元特殊用途表2

8、-1 5种具有中断源的中断入口地址外中断0 0003H计时器1 0013H计时器T1 001BH串行端口0023H、2.4.2内部数据00H1FH:32单元为4组通用工作寄存器区域20H2FH:16单元，可进行128位的位地址30H7FH :用户RAM区域，只能进行字节地址，不能作为数据缓冲区和堆栈区使用2.4.3特殊功能寄存器(SFR) CPU对各种功能部件的控制采用特殊功能寄存器集中控制方式，订正21个。 一些SFR可以进行位寻址。 表2-2(P21 )是SFR的名称及其分布。 字节地址的最后一位是0H或8H位地址。 对SFR块内的部分寄存器进行说明。 另外，表2-2 SFR的名称及其分布

9、、第1堆栈指针SP表示堆栈上部的内部RAM块中的位置被复位，SP中的内容为07H。 (1)保护断点(2)在域保护堆栈上用DPH表示数据指针DPTR高位字节寄存器，用DPL表示低位字节寄存器。 3. I/O端口P0P3 P0P3分别是I/O端口P0P3的锁存器。 4 .寄存器b是为了执行乘法和除法而设定的。 不执行乘法、除法时，可以作为通常的寄存器使用。 5 .串行数据缓冲区SBUF由发送缓冲区、接收缓冲区两个独立的寄存器构成。 存储要发送接收的数据、1字节地址、物理上2个独立的发射机。 6 .计时器/计数器两个16位计时器/计数器T1和T0分别由两个独立的8位寄存器组成：虽然可以进行TH1、T

10、L1、TH0、TL0、字节地址，但是可以将T1或T0设置为一个16位寄存器2.4.4位地址空间211个(128个83个)地址位。 位地址范围为： 00HFFH。 内部RAM的128个可寻址比特(字节地址20H2FH )如表2-3(P24 )所示。 特殊功能寄存器SFR为83个可寻址位，请参照表2-4(P24 )。 表2-3内部RAM的可寻址位和位地址、表2-4 SFR中的位地址分布、2.4.5外部数据存储器最多可扩展64K字节的RAM或I/O。 (1)地址的重叠性程序存储器(ROM )，和数据存储器(RAM )，使用各种存储器，注意全部64K字节地址空间重叠。 (2)程序存储器(ROM )和数

11、据存储器(RAM )在使用上严格区分。 (3)位地址空间有两个区域。 (4)在片外数据存储器中，RAM将I/O端口和地址统一。 所有外围I/O端口的地址占有RAM单元地址，使用与访问外部数据存储器相同的传输指令。 图2-6是各种存储器在存储器空间中的位置的总结。2.5残奥电平I/O端口4个双向的8位残奥电平I/O端口(Port )记述为P0P3属于特殊功能寄存器，也可进行位寻址。 具有2.5.1 P0端口和P0端口的位的电路包括(1)数据位的锁存器(2)用于两个3状态的数据输入缓冲器的数据输出锁存器。(3)多路径中继交换机MUX，使p 0端口成为通用I/O端口或地址/数据线端口。 (4)数据输

12、出的驱动和控制电路由两个场效应晶体管(FET )组成，上述的场效应晶体管构成上拉电路。 另一方面，P0端口使用CPU作为地址或数据总线来将控制信号设为高电平，打开上面的and门，使MUX朝上，使内部地址/数据线与下面的场效应晶体管反转并连接。 此时，由于上下2个FET反转，因此成为推挽式的电路结构，负载能力大幅提高。 二、P0端口共用的I/O端口的来自CPU的“控制”信号为低电平，上拉场效应晶体管截止，MUX向下，与d锁存器的Q*端导通。 (1) P0输出端口通过来自CPU的“写入”脉冲施加到d锁存器的CP端子，内部总线上的数据写入d锁存器，输出到端口引脚P0.x。 注意：由于输出电路是漏极开

13、路(此时由于上拉电场效应，请关闭)，为了得到高电平输出，需要外置上拉电阻。 (2)将p 0用作输入端口，区分“引脚”和“引脚锁存器”。 “读取引脚”信号打开下面的缓冲区，引脚上的状态通过缓冲区读入内部总线。“读取锁存器”信号打开上面的缓冲区，锁存器q侧的状态读入内部总线。 2.5.2 P1端口字节地址90H、位地址90H97H。 P1端口仅作为通用的I/O端口使用，电路构成与P0端口有2点不同： (1)因为仅传送数据，所以不需要多重传送开关MUX。 (2)由于p1端口传输数据，所以输出电路上拉电阻，这种电路的输出不是三态，所以p1端口是准双向端口。 因此，(1)将p 1端口作为输出端口使用时，

14、无需在外部电路上连接拉伸电阻。 (2)将p 1端口作为输入端口使用时，请先在该锁存器中写入“1”，关闭输出驱动电路的FET。 2.5.3 P2端口的字节地址为A0H，位地址为A0HA7H。 在实际的应用中，P2端口通常用作地址线，所以提供高8位地址，多路复用交换器MUX的一个输入端不再是“地址/数据”，而是单个“地址”，多路复用交换器是“地址” 只是作为地址线使用，P2端口的输出不是三态，所以是准双向端口。 P2端口也可以作为通用I/O端口使用，但这种情况下，多路传输开关MUX与锁存器q端连接。 2.5.4 P3端口P3端口的字节地址为B0H，位地址为B0HB7H。 P3端口的第二个功能定义应

15、该记住。 表2-5 P3端口的第2功能定义端口端子第2功能P3.0 RXD (串行输入端口)-输入P3.1 TXD (串行输出端口)-输出P3.2 INT0* (外部中断0)-输入P3.3 INT1* (外部中断1)-输入P3.4 T0(计时器0外部计数输入P3.5 T1(定时器1外部计数输入) P3.6 WR* (外部数据存储器写入门)-输出P3.7 RD* (外部数据存储器读入门)-输出。 第二功能信号的输入：在端口线引脚的内部追加缓冲器，输入的信号从该缓冲器的输出端取得。 二、P3的端子使用通用I/O输出作为通用I/O :“第二输出功能”线维持高电平，使非门导通，使锁存器q端子的输出变得

16、顺畅。 通用I/O输入：从三态缓冲区的输出端取出。 P3端口无论进行什么样的输入，闩锁输出和“第2输出功能”线路都应保持高电平。 2.5.5 P0P3端口功能的总结使用时应注意的问题： (1)P0P3端口都是残奥级I/O端口，但P0端口和P2端口也可用于构建系统的数据总线和地址总线，因此电路中有MUX。 另一方面，P1端口和P3端口没有MUX，因为它们没有构建系统的数据总线和地址总线功能。 P0端口的MUX的一个输入端是“地址/数据”信号。 P2端口MUX的1个输入信号为“地址”信号。 (2)4个端口中只有P0端口是真正的双向端口，P1P3端口都是准双向端口。当使用原因：P0端口作为数据总线时

17、，芯片内和外的隔离问题(即，数据传输时)仅在芯片内和外导通。 不进行数据传输时，芯片内外必须处于隔离状态。 因此，P0端口的输出缓冲区应为三态门。 P0端口中的输出三态栅极是真正的双向端口，因为它由两个场效应晶体管(FET )组成。 P1P3端口、上拉电阻取代P0端口的场效应管，输出缓冲器不是三态的准双向端口。 (3)P3端口的端口线具有第二功能，并且向系统提供某种控制信号。 因此，在P3端口中添加了第2功能控制逻辑。 这是P3端口和其他各端口的不同。 2.6时钟电路和定时时钟电路被用于生成MCS-51单片机操作中所需的时钟控制信号。 2.6.1时钟电路的时钟频率直接影响单片机的速度，电路质量直接影响系统的稳定性。 一般的时钟电路有内部时钟方式和外部时钟方式两种方式。 另一方面，在内部时钟方式的芯片内具有一个用于构成振荡器的高增益反相放大器，反相放大器的输入端子是芯片引脚XTAL1，输出端子是引脚XTAL2。 图2-11、C1和C2的典型值通常选择30pF左右。 晶体的振荡频率在1.2MHz12MHz之间。 部分高速单片机芯片的时钟频率达到40MHz。 二、外部时间校正方式常用于多台MCS-51单片机同时工作。 图2-12、3、时钟信号的输出是向应用系统内的其他芯片提供时钟，但是需要提高驱动能力。2.6.2机械周期、指