逻辑模拟和数模混合模拟.ppt

1、第七章逻辑模拟与数模混合模拟， 71逻辑仿真的基本步骤7.1.1逻辑仿真的基本概念1逻辑仿真及其作用逻辑仿真的基本意义基于给出的数字电路拓扑关系和电路内部数字设备的功能和延迟特性， 计算机PSpice封装的逻辑模拟模块的功能是： (1)模拟分析数字电路输出和输入的逻辑关系(2)模拟分析数字电路的延迟特性。 (3)对同时包括模拟部件和数字单元的电路进行数模混合，可以同时显示电路内部的模拟信号和数字信号波形分析结果。 (4)最坏情况下的逻辑模拟。 对于实际的IC产品，每个数字单元的延迟时间有一定的范围。 在逻辑模拟的情况下，每个数字小区的延迟特性取其标称值。 如果同时考虑每个数字小区的延迟时间的最

2、大/最小极限值的组合，则成为最坏的情况。 对这种情况进行的逻辑模拟称为最坏情况逻辑模拟。 (5)检查数字电路有无计时异常和风险竞争现象。 2电路节点分类PSpice软件模拟分析电路时，根据与节点连接的部件类型，将电路内部节点分为3种： (1)如果与模拟型节点：节点连接的部件全部是模拟设备，则该节点为模拟型节点第3章和第4章介绍的模拟电路内部的所有节点都是模拟型节点。 (2)数字型节点：连接在该节点上的全部是数字装置，在数字电路内部仅包含数字型节点。 (3)接口型节点：如果所连接的节点所连接的元设备之中有模拟设备和数字设备，则将此节点称为接口型节点。 当分析数模混合电路时，PSpice将自动地用

3、一个数模或模拟/数字接口转换电路替换这种节点。 采用这样的接口电路，整个数模混合电路分为几个部分，每个部分都是简单的数字电路或模拟电路。 另外，如在表7-1中所示，数字节点的逻辑状态pspice所支持的数字信号可以包括6种逻辑状态。 相对于模拟电路，在PSpice模拟中校正各节点的电压信号波形的对数字电路中，PSpice模拟校正各节点的逻辑状态的经时变化。 用Probe程序显示分析逻辑模拟结果时，不同逻辑状态的显示如图7-1所示。 逻辑状态不一定对应于某个特定或稳定的电压值。 举例来说，逻辑状态1和0表示节点电压分别在由特定的数字装置确定的高电平和低电平的电压范围内。 逻辑状态r和f仅指示节点

4、电压在由特定数字装置确定的低电平阈值电压和高电平阈值电压之间，不各自指示正在以某种特定斜率上升和下降。 在4逻辑强度逻辑模拟中，除了考虑数字信号的逻辑状态之外，还考虑每个逻辑状态的强度。 当不同强度的数字信号作用于同一节点时，所述节点的逻辑状态由所述强度最强的数字信号确定。 作用于给定节点的若干数字信号的逻辑状态不同，并且如果强度相同，则该节点的逻辑状态是x (即，不确定的)。 PSpice内部按照数字信号强度由弱到弱的顺序分为0，1，63的64个等级。 最强的是从施加的激励信号提供的激励信号电平。 最弱的是z (高电阻)。 处于“禁止”(disabled )状态的三栅极或输出端为开路集电极结

5、构的设备的输出强度为z。 例如在数宇宙电路中广泛使用的总线(Bus )通常连接到多个三态栅极驱动电路的输出。 在正常操作中，这三个状态门中只有一个处于驱动状态，其侥幸预期都是高电阻输出。 总线上的逻辑电平由处于驱动状态的三态门的输出电平决定。 5除了传输延迟逻辑功能之外，传输延迟是逻辑单元的重要特性残奥仪表。描述不同逻辑单元的传输延迟特性的延迟时间残奥仪表名称与数量完全不同。 然而，从逻辑模拟的角度来看，对于每个延迟时间残奥表提供了三种数据，即最小延迟时间、典型延迟时间和最大延迟时间，以便使模拟结果更符合实际。 在逻辑模拟中，用户可以根据需要选择不同的延迟时间值。 6为了进行激励信号(Stim

6、ulus )逻辑模拟，必须在数字电路的输入端施加激励信号。 Pspice A/D在逻辑模拟中使用的激励信号是最简单的生成方法，因为三种： (1 (1)时钟信号：是规则的1比特周期信号。 (2)一般的激励信号3360也是比特信号，其波形变化没有时钟信号简单。 (3)总线激励信号33360还分为2比特、4比特、8比特、16比特和32比特的纠正5种。 7.1.2逻辑仿真的基本步骤(参照实施例)7.2数字电路原理图生成(参照实施例)生成逻辑电路原理图的方法与一般的模拟电路的情况相同。 事实上，数字电路原理图的零件符号类型仅包含：基本数字电路单元、激励信号源和端口符号，少于一般的模拟电路，零件互连也仅与

7、互连Wire和总线(Bus )相关。 制作数字电路的电路图时，电路图的绘制方法可以直接参考第2章介绍的内容。 逻辑模拟的重要问题是如何根据模拟要求设定激励信号波形。 DIGSTIMn系列信号波形设置和DIGSTIM激励信号源可以生成时钟信号、一般信号和总线信号，其波形由StmEd程序设置。 操作步骤：在回路图中将DIGSTIM符号设为选择状态，执行Edit/Pspice Stimulus、部件名=Digstim1，7.3逻辑模拟和模拟结果显示(参照示例)，a b. 4位计数器电路：b. 4位、command 133600 s1command 233602 us0command 33605 us

8、 1、STIM1/SOURCE选择、清除信号设定：总线信号波形的显示形式：总线名MSB:LSB显示名使用的进制符号、不同进制的代表符号， 在二进制B 8进制字符O 10进制字符D 16进制字符h或x、7.4数/模拟混合模拟数/模拟混合电路中，同时包含数字逻辑单元(例如：门电路、触发器等)和各种模拟部件(例如电阻、电容等)的数字信号为特征的数字量，模拟信号是连续变化的电信号，两种性质是完全不同的电量，给数字/模拟混合电路的模拟分析带来新的问题。 在介绍了数模混合电路的特征和处理方法的基础上，介绍了PSpiceMD进行数模混合模拟的基本步骤，着重说明了有关数模混合模拟的残奥仪表的设定方法。 7.4

9、.1数字/模拟接口等效电路1接口型节点，不管数字/模拟混合电路多么复杂，其内部节点都分为模拟型节点、数字型节点和接口型节点这3种。 这里，接口型节点是指与逻辑设备和模拟设备双方连接的节点。 在用对数/模拟混频电路进行模拟分析的情况下，如何处理接口型节点，实现数字信号和模拟信号的变换是重要的。 2 .接口等效电路PSpiceA/D处理接口型节点的基本方法是：在数字逻辑单元库的每个基本逻辑单元中同时实现AtoD和DtoA两种接口型等效子电路。 在此，AtoD子电路发挥将模拟信号转换为数字信号的作用，DtoA子电路发挥将数字信号转换为模拟信号的作用。 在逻辑单元的输入端子连接到接口型节点，进行数字/

10、模拟混合模拟的情况下，系统在该输入端子中自动地插入AtoD子电路，将接口型节点的模拟信号变换为数字信号，传送到逻辑单元的输入端子。同样，如果逻辑单元的输出端子连接到接口型节点，则系统会自动将DtoA子电路插入该输出端子。 通过这样在接口型节点中自动插入一个或多个接口型等效元件电路，实现了数字和模拟这两种元件分离的同时，数字和模拟这两种信号之间的转换。7.4.2数字/模拟混合模拟过程PSpice执行数字/模拟混合模拟的基本方法是将接口型等效电路插入接口型节点中，以使得如上所述，该数字/模拟混合电路分为几个部分。 每个部分仅包括数字部件或模拟部件。 由于接口等效子电路是由系统自动插入的，因此用户只

11、需考虑是否修改接口等效子电路的模型级别和子电路中电源电压的内部值。 并且，当显示模拟结果波形时，处理数字和模拟两种信号，以考虑新被增加的数字节点。 此外，数字/模拟混合模拟与第7章介绍的逻辑模拟步骤基本相同。 本文结合振荡电路的示例，介绍了数字/模拟混合模拟的具体步骤。实施例：振荡电路、RESET激励信号源设定：0 command 133600 s0command 23360100 ns 1、结果文件中自动插入的DtoA子电路、最坏情况下的逻辑模拟、上述的数字电路逻辑模拟与数字/但实际上，每个部件残奥仪表都有一定的公差，对于同一型号的部件，其特性残奥仪表(例如延迟时间)并不完全相同，有一定的差异。 因此，是在相同的电路设定修正组装的多个电路中，每个电路的各部件的容许误差的组合不同(尽管都在规定范围内)，所以这些电路能正常工作吗？ 最坏情况下的逻辑模拟的目的是回答这个问题。 如果一个电路设置修正通过逻辑模拟，通过最坏情况的逻辑模拟，能够说明该电路设置修正对于电路中不同部件的各种容许误差组合具有宽裕度，则在该设置修正中组装粗电路成品率高。 对于逻辑关系正确的数字电路，存在模糊时间范围的问题，由该线路组装的实际电路不一定正常运行，可能发生严重的顺序故障。 最坏情况下的逻辑仿真就是同时考虑电路中各个部件的延迟时间残奥仪表范围，分析各个信号路径上的模糊时间的累积和变化情况，