第6章中央处理器(2015).ppt

1、1,第6章,中央处理器,2,第6章,理解CPU的功能 理解CPU中的通用寄存器和专用寄存器的设置及作用 了解CPU的主要技术参数 了解控制器的基本组成 理解微操作信号发生器输出信号的产生 理解一条指令执行的基本过程,3,第6章,中央处理器（CPU）是整个计算机的核心，包括运算器和控制器 本章讨论CPU的功能和组成，控制器的工作原理和实现方法，微程序控制原理，基本控制单元的设计以及先进的CPU系统设计技术,4,第6章,1Intel公司占有大约80%的市场份额 2AMD公司除了Intel公司外，最有力的挑战的就是AMD公司。AMD公司专门为计算机、通信和消费电子行业设计和制造各种创新的微处理器（C

2、PU、GPU、APU、主板芯片组、电视卡芯片等)、闪存和低功率处理器解决方案,5,第6章,3Cyrix曾经风靡一时的世界第三大CPU生产厂家，现在被VIA与AMD分别收购生产线与技术 国产品牌：4国产龙芯GodSon 小名狗剩，是国有自主知识产权的通用处理器，目前已经有2代产品,6,第6章,5VIA中国威盛VIA威盛是台湾一家主板芯片组厂商，收购了前述的 Cyrix和IDT的cpu部门，推出了自己的CPU，性能可以与Intel的经济型CPU相比，功耗只有1W，在Intel与AMD的双重压迫下艰难生存,7,第6章,6.1 中央处理器的功能和组成 6.2 控制器的组成和实现方法 6.3 时序系统与

3、控制方式 6.4 微程序控制原理 6.5 控制单元的设计 6.6 流水线技术 6.7 精简指令系统计算机,8,6.1 中央处理器的功能和组成,6.1.1 CPU的功能 程序运行过程中，计算机的各部件在控制器的控制下工作，在各部件之间流动的指令和数据形成了指令流和数据流,9,6.1 中央处理器的功能和组成,6.1.1 CPU的功能 指令流：处理器执行的指令序列 数据流：根据指令操作要求依次存取数据的序列,10,6.1 中央处理器的功能和组成,控制器的基本功能是对指令流和数据流在时间与 空间上实施正确的控制 对指令流的控制： 指令流出的控制 指令分析与执行的控制 指令流向的控制,11,6.1 中央

4、处理器的功能和组成,6.1.2 CPU中的主要寄存器 寄存器是暂时保存在运算和控制过程中的中间结 果、最终结果以及控制、状态信息的 1.通用寄存器 存放原始数据和运算结果，有的作为变址寄存器、计数器、地址指针等 通用寄存器由CPU直接访问,12,6.1 中央处理器的功能和组成,2.专用寄存器 专门用来完成某一种特殊功能的寄存器 CPU中至少有五个专用的寄存器： 程序计数器（PC） 指令寄存器（IR） 存储器地址寄存器（MAR） 存储器数据寄存器（MDR） 状态标志寄存器（PSWR）,13,6.1 中央处理器的功能和组成,(1)程序计数器 存放正在执行的指令地址或接着要执行的下条指令地址 对于顺

5、序执行的情况，PC的内容应不断地增量(加“1”) 需要改变程序执行顺序时，将转移的目标地址送往PC，可实现程序的转移 除需要改变PC的内容外，还需要保留PC过去的内容，以便返回时使用,14,6.1 中央处理器的功能和组成,(2)指令寄存器 存放从存储器中取出的指令 指令从主存取出暂存于指令寄存器之后，在执行指令过程中，指令寄存器的内容不允许发生变化，以保证实现指令的全部功能,15,6.1 中央处理器的功能和组成,(3)存储器数据寄存器 暂时存放由主存储器读出的一条指令或一个数据字 向主存存入一条指令或一个数据字时，暂时将它们存放在存储器数据寄存器中,16,6.1 中央处理器的功能和组成,(4)

6、存储器地址寄存器 保存当前CPU所访问的主存单元的地址 主存和CPU之间存在着操作速度上的差别，必须使用地址寄存器来保持地址信息，直到主存的读/写操作完成为止 当CPU和主存进行信息交换，无论是CPU向主存存/取数据时，还是CPU从主存中读出指令时，都要使用存储器地址寄存器和数据寄存器,17,6.1 中央处理器的功能和组成,(5)状态标志寄存器 存放程序状态字的,程序状态字的各位表征程序和机器运行的状态 包括： 状态标志，如：进位标志（C）、结果为零标志（Z）等，大多数指令的执行将会影响到这些标志位； 控制标志，如：中断标志、陷阱标志等,18,6.1 中央处理器的功能和组成,溢出 标志位,符号

7、 标志位,零 标志位,辅助进位 标志位,校验 标志位,进位 标志位,方向 标志,中断允许标志,陷阱标志,8086的状态标志寄存器共16位，包括九个标志位，六个为 状态标志，三个为控制标志,19,6.1 中央处理器的功能和组成,6.1.3 CPU的组成,20,6.1 中央处理器的功能和组成,6.1.4 CPU的主要技术参数 1.字长 在单位时间内同时处理的二进制数据的位数 8位CPU、16位CPU、32位CPU以及64位CPU,21,6.1 中央处理器的功能和组成,6.1.4 CPU的主要技术参数 2.内部工作频率 又称内频或主频，是衡量CPU速度的重要参数 CPU的主频表示在CPU内数字脉冲信

8、号震荡的速度，与CPU实际的运算能力并没有直接关系 主频仅是CPU性能表现的一个方面，而不代表CPU的整体性能 内部时钟频率的倒数是时钟周期，是CPU中最小的时间元素，每个动作至少需要一个时钟周期,22,6.1 中央处理器的功能和组成,23,6.1 中央处理器的功能和组成,24,第6章,6.1 中央处理器的功能和组成 6.2 控制器的组成和实现方法 6.3 时序系统与控制方式 6.4 微程序控制原理 6.5 控制单元的设计 6.6 流水线技术 6.7 精简指令系统计算机,25,6.2 控制器的组成和实现方法,控制器是计算机系统的指挥中心，把运算器、存储器、输入/输出设备等部件组成一个有机的整体

9、，然后根据指令的要求指挥全机的工作,26,6.2 控制器的组成和实现方法,6.2.1 控制器的基本组成,27,6.2 控制器的组成和实现方法,1.指令部件 取指令并分析指令，包括： (1)程序计数器（PC） (2)指令寄存器（IR） (3)指令译码器（ID）：又称操作码译码器或指令功能分析解释器。暂存在指令寄存器中的指令在其操作码部分经过译码之后才能识别出这是一条什么样的指令，并产生相应的控制信号提供给微操作信号发生器,28,6.2 控制器的组成和实现方法,(4)地址形成部件 根据指令的不同寻址方式，用来形成操作数的有效地址，在微、小型机中，一般不设专门的地址形成部件，是利用运算器来进行有效地

10、址的计算,29,6.2 控制器的组成和实现方法,2.时序部件 产生一定的时序信号，保证机器的各功能部件有节奏地进行信息传送、加工及信息存储，包括： (1)脉冲源 产生具有一定频率和宽度的时钟脉冲信号，为整个机器提供基准信号,30,6.2 控制器的组成和实现方法,(2)启停控制逻辑 根据计算机的需要，可靠地开放或封锁脉冲，控制时序信号的发生或停止，实现对整个机器的正确启动或停止 启停控制逻辑保证启动时输出的第一个脉冲和停止时输出的最后一个脉冲都是完整的脉冲,31,6.2 控制器的组成和实现方法,(3)节拍信号发生器 又称脉冲分配器。脉冲源产生的脉冲信号，经过节拍信号发生器后产生出各个机器周期中的

11、节拍信号，用以控制计算机完成每一步微操作,32,6.2 控制器的组成和实现方法,3.微操作信号发生器 一条指令的取出和执行可以分解成很多最基本的操作，最基本的不可再分割的操作称为微操作 微操作信号发生器也称为控制单元（CU）。不同的机器指令具有不同的微操作序列,33,6.2 控制器的组成和实现方法,4.中断控制逻辑 控制中断处理的硬件逻辑,34,6.2 控制器的组成和实现方法,6.2.2 控制器的硬件实现方法 控制器的输入是机器指令代码 输出是微操作控制信号 微操作信号发生器是控制器的核心,35,6.2 控制器的组成和实现方法,36,第6章,6.1 中央处理器的功能和组成 6.2 控制器的组成

12、和实现方法 6.3 时序系统与控制方式 6.4 微程序控制原理 6.5 控制单元的设计 6.6 流水线技术 6.7 精简指令系统计算机,37,6.3 时序系统与控制方式,6.3.3 指令执行的基本过程 一条指令执行过程分三个阶段： 取指令阶段 分析取数阶段 执行阶段,38,6.3 时序系统与控制方式,6.3.3 指令执行的基本过程 1.取指令阶段 将现行指令从主存中取出来送至指令寄存器中 将程序计数器（PC）中的内容送至存储器地址寄存器（MAR），并送地址总线（AB）。(PC)MAR,39,6.3 时序系统与控制方式,由控制单元（CU）经控制总线（CB）向主存发读命令。 Read 从主存中取出

13、的指令通过数据总线（DB）送到存储器数据寄存器（MDR） M(MAR) MDR 将MDR的内容送至指令寄存器（IR）中 (MDR)IR 将PC的内容递增，为取下一条指令做好准备 (PC)1PC,40,6.3 时序系统与控制方式,41,6.3 时序系统与控制方式,2.分析取数阶段 指令译码器ID可识别和区分不同的指令类型及各种获取操作数的方法 由于各条指令功能不同，寻址方式也不同，所以分析取数阶段的操作是各不相同的,通用寄存器、主存、单操作数、双操作数,42,6.3 时序系统与控制方式,3.执行阶段 完成指令规定的各种操作，形成稳定的运算结果，将其存储,43,6.3 时序系统与控制方式,计算机的

14、基本工作过程 取指令、分析取数、执行指令，然后再取下一条指令，如此周而复始，直至遇到停机指令或外来的干预为止,44,6.3 时序系统与控制方式,6.3.4 指令的微操作序列 控制器在实现一条指令的功能时，把每条指令分解成为一系列时间上先后有序的最基本、最简单的微操作，即微操作序列 微操作序列是与CPU的内部数据通路密切相关的，不同的数据通路就有不同的微操作序列,45,6.3 时序系统与控制方式,1.加法指令ADD R1,R0 把R0的内容作为地址送到主存以取得第一操作数，再与R1的内容相加，将结果送回主存中 即实现： (R0)(R1)(R0),46,6.3 时序系统与控制方式,字母加下标in表

15、示该部件的接收控制信号，是该部件的输入开门信号； 字母加下标out表示该部件的发送控制信号，是该部件的输出开门信号,47,6.3 时序系统与控制方式,(1)取指周期,48,6.3 时序系统与控制方式,(1)取指周期 PCout和MARin有效，完成PC经CPU内部总线送至MAR的操作，记作(PC)MAR； 通过控制总线（图中未画出）向主存发读命令，记作Read； 存储器通过数据总线将MAR所指单元的内容（指令）送至MDR，记作M(MAR)MDR；,49,6.3 时序系统与控制方式, MDRout和IRin有效，将MDR的内容送至IR，记作(MDR)IR。指令被从主存中取出，其操作码字段开始控制

16、CU 使PC内容加1，记作(PC)+1PC,50,6.3 时序系统与控制方式,这条指令的微操作序列的第步为取指令阶段的公共操作，它完成的任务为： (PC)MAR Read M(MAR)MDRIR (PC)1PC,51,6.3 时序系统与控制方式,(2)取数周期,52,6.3 时序系统与控制方式,(2)取数周期 被加数在主存中，加数已放在通用寄存器R1中 R0out和MARin有效，完成将被加数地址送至MAR的操作，记作(R0)MAR； 向主存发读命令，记作Read； 存储器通过数据总线将MAR所指单元的内容（数据）送至MDR，同时MDRout和Yin有效，记作M(MAR)MDRY；,53,6.

17、3 时序系统与控制方式,(3)执行周期,54,6.3 时序系统与控制方式,(3)执行周期 完成加法运算的任务，并将结果写回主存 R1out和ALUin有效，同时CU向ALU发“ADD”控制信号，使R1的内容和Y的内容相加，结果送寄存器Z中，记作(R1)+YZ； Zout和MDRin有效，将运算结果送MDR，记作(Z)MDR。 向主存发写命令，记作Write。,55,6.3 时序系统与控制方式,2.转移指令JC A 条件转移指令，若上次运算结果有进位（C=1），转移；若上次运算结果无进位（C=0），顺序执行下一条指令。设A为位移量，转移地址等于PC的内容加位移量。微操作序列如下： (1)取指周期

18、 与上条指令的微操作序列完全相同,56,6.3 时序系统与控制方式,2.转移指令JC A,57,6.3 时序系统与控制方式,(2)执行周期 如果有进位（C=1），完成(PC)+APC，否则跳过以下几步 PCout和Yin有效，记作(PC)Y（C=1）； Ad IRout和ALUin有效，CU向ALU发“ADD”控制信号，使IR中的地址码字段A和Y的内容相加，结果送寄存器Z，记作Ad(IR)+YZ （C=1） ； Zout和PCin有效，将运算结果送PC，记作(Z)PC （C=1）,58,完成一条指令分 4 个工作周期,取指周期,间址周期,执行周期,中断周期,6.5 控制单元的设计,59,取指周

19、期,6.5 控制单元的设计,60,间址周期,6.5 控制单元的设计,61,执行周期,1. 非访存指令,(1) CLA 清A,(2) COM 取反,(4) CSL 循环左移,(3) SHR 算术右移,(5) STP 停机指令,62,2. 访存指令,STA X,ADD X,(2) 存数指令,(1) 加法指令,63,(3) 取数指令,3. 转移指令,(1) 无条件转,(2) 条件转移,LDA X,JMP X,BAN X,（负则转）,64,第6章,6.1 中央处理器的功能和组成 6.2 控制器的组成和实现方法 6.3 时序系统与控制方式 6.4 微程序控制原理 6.5 控制单元的设计 6.6 流水线技

20、术 6.7 精简指令系统计算机,65,一、如何提高机器速度,1. 提高访存速度,提高整机处理能力,高速芯片,Cache,多体并行,高速器件,改进系统结构 ，开发系统的并行性,2. 提高运算器速度,高速芯片,改进算法,快速进位链,6.6 流水线技术,66,二、系统的并行性,时间上互相重叠,2. 并行性的等级,指令级（指令之间） （指令内部）,过程级（程序、进程）,两个或两个以上事件在 同一时刻 发生,两个或两个以上事件在 同一时间段 发生,并行,1. 并行的概念,粗粒度,软件实现,细粒度,硬件实现,67,指令的二级流水,指令的串行执行,取指令 取指令部件 完成,总有一个部件 空闲,指令预取,若

21、取指 和 执行 阶段时间上 完全重叠,指令周期 减半 速度提高 1 倍,执行指令 执行指令部件 完成,6.6 流水线技术,68,必须等 上条 指令执行结束，才能确定 下条 指令的地址， 造成时间损失,3. 影响指令流水效率加倍的因素,(1) 执行时间 取指时间,(2) 条件转移指令 对指令流水的影响,解决办法 ？,猜测法,69,6.6 流水线技术,70,指令的六级流水,取指(FI)：从存储器取出一条指令并暂时存入指令部件的缓冲区 指令译码(DI)：确定操作性质和操作数地址的形成方式 计算操作数地址(CO)：计算操作数的有效地址，涉及寄存器间接 寻址、间接寻址、变址、基址、相对寻址等各种地址计算方式 取操作数(FO)：从存储器中取操作数(若操作数在寄存器中，则 无须此阶段) 执行指令(EI)：执行指令所需的操作，并将结果存于目的位置(寄 存器中) 写操作数(WO)：将结果存入存储器,71,指令的六级流水,六级流水,14 个时间单位,串行执行,6 9 54个时间单位,完成 一条指令,6 个时间单位,72,影响指令流水线性能的因素,1. 结构相关,不同指令争用同一功能部件产生资源冲突,程序的相近指令之间出现某种关联 使指令流水出现停顿，影响流水线效率,解决办法,停