Altera可编程逻辑器件.ppt

1、EDA技术，第二章可编程逻辑器件和数字系统的设置修订，本章重点：复杂可编程逻辑器件的基本原理现场可编程门阵列的基本原理数字系统的设置修订方法难点：边界扫描测试技术系统可编程技术，第一节现代数字系统三积木块模式： CPU RAM PLD PLD设置修订是核心。EDA技术、一、PLD的发展过程70年代初： PROM、PLA Programmable Logic Array 70年代末： AMD公司PAL Programmable Array Logic 80年代初： Lattice公司发布Lattice公司80年代中Altera公司发布了epld _ erasableprogrammablelog

2、icdevice。 90年代初： Lattice公司提出了ISP _ in系统编程的概念，并发布了ispLSI。 主要的PLD供应商，Altera:年代以后发展迅速，是最大的可编程逻辑设备供应商之一。 主要产品有：MAX7000、FLEX10K、Steatix、Cyclone等。 开发软件是Max plus II和Quartus II。 XILINX: FPGA的发明者，老品牌的PLD公司，是最大的可编程逻辑器件制造商之一。 产品种类齐全，主要有：XC9500、Coolrunner、Virtex等。 开发软件是Foundition和ISE。 通常，欧洲的Xilinx多，亚太地区的Altera多

3、。 Lattice: ISP技术的发明者极大地促进了PLD产品的发展。 它的开发工具比Altera和Xilinx稍差一些。 中小型PLD比较有特色。 1999年可编程模拟器件上市。 EDA技术，近年来PLD的发展水平密度：单片1000万系统门以上速度： 600MHz以上线宽： 28 nm，进入纳米技术时代的PLD的最显着特征是高集成度、高速、高可靠性、系统编程(ISP _ in system 2009.2 Xilinx发布了40纳米高性能、大容量FPGA:Virtex-6和45纳米高性能、低成本FPGA:Spartan-6。 2008.3 Altera发布了40纳米高性能、大容量FPGA:St

4、ratix IV。 2007.3 Altera宣布推出65 nm高性能、低成本的FPGA :循环。 2007.3 Xilinx宣布推出90 nm高性能、低成本的非易失性FPGA: Spartan-3AN。 二、PLD的编程技术1、保险丝和反保险丝编程技术2、浮栅型电可写紫外线消除编程技术3、浮栅型电可写电消除编程技术4、SRAM编程技术、EDA技术、三、复杂可编程溴EDA技术、CPLD基本结构、1、可编程逻辑阵列宏单元、积分共享结构多触发器机构异步时钟、EDA技术、2、可编程I/O单元CPLD的I/O 大多数端口都是I/O端口，因为阵列设备通常只有少量的专用输入端口。 3 .可编程内部连接可编

5、程内部连接的作用是提供每个逻辑宏单元之间以及逻辑空单元和I/O单元之间的互连网络。 此外，EDA技术、四、现场可编程逻辑器件FPGA和许多独立的可编程逻辑模块组成，用户能够可编程地连接这些模块以实现不同的配置修订。、EDA技术、FPGA基本结构、1、可编程逻辑块CLB、触发数据选择器逻辑函数发生器：查找表结构、EDA技术、2、输入输出模块(IOB )、XC4000系列IOB基本结构图、输入触发输入缓冲器输出出发双线结构图PIR由多条金属线段构成，这些金属线段具有编程开关，通过自动布线实现各种电路的连接，实现FPGA内部的CLB和CLB之间、CLB和IOB之间的连接。EDA技术、五、PLD发展热

6、点，一、从互连延迟解决系统速度问题的门延迟：数百ns小于2ns互连延迟：相对门延迟越来越大，EDA技术、二、系统可编程技术(ISP )为解传统的PLD :先编程后组装ISP PLD :可以先编程后组装，也可以先组装后编程。 此外，EDA技术、ISP技术优势、EDA技术、评论FPGA、CPLD、FPGA内部互连结构由各种长度的不同连接资源构成。 每个布线的延迟能够不同，是统一的构造。 逻辑单元是由静态存储器SRAM构成的函数生成器或查找表。 即，可通过查找表实现逻辑函数的功能。 CPLD内部连接由固定长度的连接资源构成，确定布线的延迟，成为确定的结构。 逻辑单元主要由and阵列构成，该结构来自典

7、型的PAL、GAL设备。 采用EEPROM工艺。EDA技术、六、FPGA、CPLD选项、1 .逻辑单元2 .内部互连资源和连接结构3 .编程流程4 .规模5 .封装格式、EDA技术、第二节、Altera可编程逻辑器件、pld(pld ) 2 .输入输出逻辑模块。 3 .用于在逻辑块间、逻辑块与输入/输出之间的连接的连接逻辑的快速互连资源。EDA技术、一、Altera公司PLD二大系列、maxmax 9000 max 7000 m ax 5000 Classic、plexapexiiapex 20 k flex 10 k flex 8000 flex 6000、EDA技术EPROM流程(clas

8、sic 或采用EEPROM工艺(MAX7000、MAX9000 ) :属于CPLD、FLEX大系列、柔性逻辑单元阵列FPGA。 FLEX10K首次采用了eab (嵌入式阵列)。 APEX20K可整合查找表、积分项、嵌入式阵列和存储。EDA技术、ALTERA设备结构、EDA技术、ALTERA设备用户领先和可用门、EDA技术、二、Altera FLEX 10K系列设备1、性能特性(1)工业界第一类嵌入式可编程逻辑设备系列嵌入式阵列(1) 每个eab的逻辑阵列(LAB_Logic Array Block) (2)高密度高达250000门/片、40960位内部ram (20个eab )、片整合、edd

9、ed(4)灵活的内部连接快速通道专用进位链专用级联链(5)增强功能的I/O引脚I/O引脚列表输出使能控制I/O引脚漏极开路选择输出电压率控制：高速、低噪声(6)多封装形式、 EPF10K10LC84内部结构图： (576个LE )、EDA技术、2、功能描述FLEK10K设备的结构框图、嵌入式数据阵列块(eab )逻辑阵列块(lab ) fa ssion嵌入式阵列块eab (embeen EAB模块图，EAB结构： 2048位RAM数据线最大宽度8位地址线最大宽度11位，EAB是FIFO、ROM、RAM、乘法器， 在数字滤波器EAB中实现的RAM功能EAB中的RAM大小可灵活定位： 2048x1

10、 1024x2 512x4 256x8 EAB存储结构、EDA技术、EAB与分布式RAM的比较：分布式RAM: 4输入查找表配置(16 x 1)RAM分布式EAB EDA技术，(1)将eab级联到“更宽”的RAM。 扩展EAB，两个5124级联5128自动级联(不需要附加逻辑)，EDA技术，(2)将EAB扩展到“更深”的RAM复用EAB，将两个2048x1 EAB自动复用到一个4096x1EAB块：添加多路复用器选择线地址(5) EAB和逻辑单元EAB被用作LUT，它可以实现更复杂的逻辑功能，装置面积更小并且更快。 逻辑单元实现相对简单的功能。 实现复杂功能需要逻辑单元多、占用设备面积大、速度

11、慢。 另外，EDA技术、逻辑阵列块LAB _Logic Array Block、LAB由8个LE、LAB控制信号、以及LAB本地互连线构成。 4种全局信号： Clock、Preset、Clear、OE高速、低偏移全同步化设定修正、EDA技术、逻辑单元(LE ) LE(Logic Element )是FLEX10K结构中最小的单元。 1、查找表(LUT) 2、可编程寄存器、EDA技术、进位链专用高速数据通道。 LE间约0.2ns高速前进位置。 高速计数器、任意位加法器、比较器等n 1个LE为了实现n位全加法器LUT，被分为“和”“进位”进位链操作、EDA技术、级联链专用高速数据通道。 通过相邻的

12、多个LUT分别校正各个函数的部分，实现高仿射的逻辑函数。 n个LE实现了4n个变量的函数级联链操作，EDA技术、快速通道flex10k设备的互连资源、快速通道配置：行连接带、列连接带的特点：高速、布线延迟可预测，但灵活性稍差。 另外，EDA技术、I/O单元(IOE输入输出元件) flex 10 k装置I/O(IOE )、IOE包含双向I/O缓冲器和寄存器。EDA技术，第三节，边界扫描测试技术，背景：微电子技术，微封装技术和印刷电路板制造技术发展，制电路板越来越小，密度越来越大，复杂性越来越高。 BST技术的优点： 1、芯片故障定位容易，能快速准确测试两个芯片引脚的连接是否准确，提高测试检验效率

13、。 具有JTAG接口的芯片将具有预定义的功能模式、通过边界扫描信道将该芯片设置为特定的功能模式，并增加系统控制的灵活性来便于系统设置校正。EDA技术、说明文解字、应用于数字集成电路设备的测试性结构设定修正方法的边界：测试电路设置在IC设备的逻辑功能电路的周围，靠近设备的输入输出引脚的边界。扫描：连接器件的各输入输出端子的测试电路实际上是一组串行移位寄存器，该串行移位寄存器被称为“扫描路径”，沿着该路径输入由“0”和“1”构成的各种代码，以“扫描”式检查电路另外，通过向芯片中的每个I/O引脚添加边界扫描和附加测试控制逻辑来实现EDA技术、45、BST方法和边界扫描测试。 BSC主要由几个寄存器组

14、成。 每个BSC有两个数据通道：测试数据通道和普通数据通道。EDA技术、正常工作状态：输入输出数据可自由通过各BSC，正常工作数据从NDI输入，从NDO输出。 在测试状态下，可以选择数据流的通道。 对于输入的IC引脚，可以选择从NDI输入数据，也可以选择从TDI输入数据。 对于输出的IC引脚，可以选择从BSC向NDO输出数据，还是从BSC向TDO输出数据。 边界扫描单元可逻辑上跟踪引脚信号且从引脚或装置核的逻辑信号捕获数据。 强制输入的测试数据串行移动到边界扫描单元，捕获的数据串行移动。 使用EDA技术、47、边界扫描应用示意图、EDA技术、FPGA/CPLD等新型可编程器件进行数字系统设置修正，不仅使修正后的电子产品达到小