数字电路课件

1、1,第四章 组合逻辑电路,4.1 概述 一、组合逻辑电路的特点,逻辑电路,一、组合逻辑电路的特点 从功能上 从电路结构上,任意时刻的输出仅 取决于该时刻的输入,不含记忆（存储）元件,二、逻辑功能的描述,4.2 组合逻辑电路的分析与设计,4.2.1 组合逻辑电路分析方法,组合逻辑电路,逻辑 表达式,最简表达式,真值表,确定电路功能,推导,化简,列表,分析,【例1】分析如图所示电路的逻辑功能。,解：（1）由G1，G2，G3各个门电路的输入、输出关系，推出整个组合逻辑电路的表达式：,1,&,1,o,Z1,Z2,A,B,C,G1,G2,G3,F,（ 2）对该函数表达式进行化简：,（3）根据化简后的函数

2、表达式，列出真值表。,（4）由真值表分析组合 逻辑电路的逻辑功能，当A、B、C三个输入一致时，输出为“1”，否则为“0”。所以该电路具有检测“输入不一致”的功能，也称“不一致电路”。,例2 分析如图所示逻辑电路的功能。,1.根据逻辑图写出输出函数的逻辑表达式,2. 列写真值表。,3. 确定逻辑功能：,解：,输入变量的取值中有奇数 个1时，L为1，否则L为0, 电路具有为奇校验功能。,如要实现偶校验，电路应做何改变？,例3 试分析下图所示组合逻辑电路的逻辑功能。,解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。,X = A,2、列写真值表,X = A,真值表,这个电路逻辑功能是对

3、输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。,3、确定电路逻辑功能,真值表,【课堂练习】分析下图所示电路的逻辑功能。,&,1,&,o,Z1,Z2,A,B,C,G1,G2,G3,F,根据化简后的函数表达式，列出真值表，说明电路实现什么功能。,一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑功能的最简单逻辑电路。 二、组合逻辑电路的设计步骤 逻辑抽象：根据实际逻辑问题的因果关系，分析确定输入/输出变量；定义逻辑状态的含意（赋值）；根据逻辑描述列出真值表。 由真值表写出函数式 选定器件类型，简化和变换逻辑表达式：

4、对逻辑式化简（用门） 公式变形 画出逻辑电路图 工艺设计,4.2.2 组合逻辑电路的设计方法,设计举例,设计一个监视交通信号灯状态的逻辑电路,1. 抽象 输入变量: 红（R）、黄（A）、绿（G） 输出变量： 故障信号（Z） 2. 写出逻辑表达式,设计举例：,设计举例：,3. 选用小规模集成门电路 4. 卡诺图化简 5. 画出逻辑图,图4.2.4 与门、或门,图4.2.5 与非门,例 某火车站有特快、直快和慢车三种类型的客运列车进出，试用两输入与非门和反相器设计一个指示列车等待进站的逻辑电路，3个指示灯一、二、三号分别对应特快、直快和慢车。列车的优先级别依次为特快、直快和慢车，要求当特快列车请求

5、进站时，无论其它两种列车是否请求进站，一号灯亮。当特快没有请求，直快请求进站时，无论慢车是否请求，二号灯亮。当特快和直快均没有请求，而慢车有请求时，三号灯亮。,解：1、 逻辑抽象。,输入信号: I0、I1、I2分别为特快、直快和慢车的进站请求信号 且有进站请求时为1，没有请求时为0。,输出信号: L0、L1、L2分别为3个指示灯的状态， 且灯亮为1，灯灭为0。,根据题意列出真值表,(2) 写出各输出逻辑表达式。,L0 = I0,真值表,2、 根据真值表写出各输出逻辑表达式。,L0 = I0,3、 根据要求将上式变换为与非形式,4、 根据输出逻辑表达式画出逻辑图。,例 试设计一个码转换电路，将4

6、位格雷码转换为自然二进 制码。可以采用任何逻辑门电路来实现。,解：(1) 明确逻辑功能，列出真值表。,设输入变量为G3、G2、G1、G0为格雷码，,当输入格雷码按照从0到15递增排序时， 可列出逻辑电路真值表,输出变量B3、B2、B1和B0为自然二进制码。,逻辑电路真值表,(2) 画出各输出函数的卡诺图，并化简和变换。,(3) 根据逻辑表达式，画出逻辑图,问题提出,真值表,逻辑表达式,化简变换,逻辑图,分析,归纳,化简,画图,组合逻辑电路的设计,一、组合逻辑电路的一般设计方法,根据实际问题设计逻辑电路 【例题1】设计一个三人投票表决器，三个投票人分别为A、B、C，按规定只要二人以上同意才能通过

7、。 解：,第一步：由逻辑关系列出真值表,首先指明逻辑符号取“0”、“1”的含义。,三个按键A、B、C同意时为“1”，不同意为“0”。 输出是F，输出为“1”表示通过 (多数赞成)，为“0”表示不通过。,真值表,第二步：由真值表写出逻辑函数表达式,第三步：化简逻辑函数表达式,法1：用卡诺图化简,要求用与非门实现,法二：用代数法化简如下,第四步：根据化简后的表达式画逻辑电路图,F,【例题2】某汽车驾驶员培训班进行结业考试。有三名评判员，其中A为主评判员，B、C为副评判员。评判时按少数服从多数原则，但若主评判认为合格，也可通过。试用与非门构成逻辑电路实现评判的规定。 解：（1）根据逻辑设计要求，设定

8、三个输入变量A、B、C，并规定取值为0，1的含义如下： 主评判A意见： 副评判B意见：,A1认为合格 A0认为不合格,B1认为合格 B0认为不合格,副评判C意见：,C1认为合格 C0认为不合格,Y1认为通过 Y0认为不通过,设输出变量Y：,（2）列真值表,真值表,（3）根据真值表写出逻辑表达式,（4）用卡诺图化简,（5）画出逻辑电路图,【题4.6】P210有一水箱由大、小两台水泵ML和MS供水，如图所示。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，水面给出低电平。现要求水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位

9、低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。,逻辑抽象： A：水位高于A点为0，反之为1 B：水位高于B点为0，反之为1 C：水位高于C点为0，反之为1 MS：工作为1，反之为0 ML：工作为1，反之为0,解： (1)根据工程问题抽象出逻辑问题，并作出逻辑规定(即逻辑赋值) 设：输入变量为A、B、C，输出变量为MS、ML。 A：水位高于A点为0，反之为1 B：水位高于B点为0，反之为1 C：水位高于C点为0，反之为1 MS：工作为1，反之为0 ML：工作为1，反之为0,（2）列出逻辑真值表,真值表,真值表中的,

10、为约束项，,真值表,（3）利用卡诺图化简：,00011110,0 1,A,BC,MS,00011110,0 1,A,BC,ML,（4）画逻辑电路图,例2 分析如图所示逻辑电路的功能。,1.根据逻辑图写出输出函数的逻辑表达式,2. 列写真值表。,3. 确定逻辑功能：,解：,输入变量的取值中有奇数 个1时，L为1，否则L为0, 电路具有为奇校验功能。,如要实现偶校验，电路应做何改变？,4.3 若干常用组合逻辑电路,4.3.1 编码器,4.3.2 译码器/数据分配器,4.3.3 数据选择器,4.3.4 数值比较器,4.3.5 算术运算电路,1、)编码器 (Encoder)的概念与分类,编码：赋予二进

11、制代码特定含义的过程称为编码，将输入的每个高/低电平信号 变成一个对应的二进制代码。,如：8421BCD码中，用1000表示数字8,如：ASCII码中，用1000001表示字母A等,编码器：具有编码功能的逻辑电路。,4.3.1 编码器,能将每一个编码输入信号变换为不同的二进制的代码输出。,如8线-3线编码器：将8个输入的信号分别编成 8个3位二进 制数码输出。,如BCD编码器：将10个编码输入信号分别编成10个4位码输出。,编码器的逻辑功能：,1、)编码器 (Encoder)的概念与分类,编码器的分类：普通编码器和优先编码器。,普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混

12、乱。,优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。,1、)编码器 (Encoder)的概念与分类,二进制编码器的结构框图,普通二进制编码器,1、编码器的工作原理,4线2线普通二进制编码器 (设计)特点：任何时刻只允许输入一个编码信号。,设：编码器的输入为高电平有效。,一、普通编码器,该电路是否可以再简化？,(2.) 键盘输入8421BCD码编码器（分析）,代码输出,使能标志,编码输入,该编码器为输入低电平有效,2. 键盘输入8421BCD码编码器功能表,当所有的输入都为1时， Y1Y0 = ？

13、,Y1Y0 = 00,无法输出有效编码。,结论：普通编码器不能同时输入两个已上的有效编码信号,I2 = I3 = 1 , I1= I0= 0时， Y1Y0 = ？,Y1Y0 = 00,普通编码器,特点：任何时刻只允许输入一个编码信号。 例：3位二进制普通编码器,P168 图4.3.1,利用无关项化简，得：,优先编码器的提出：,实际应用中，经常有两个或更多输入编码信号同时有效。,必须根据轻重缓急，规定好这些外设允许操作的先后次 序，即优先级别。,识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。,特点：允许同时输入两个以上的 编码信号，但只对其中优先权最高的一个进行编码。,

14、优先编码器,(2)优先编码器线(42 线优先编码器)（设计）,（1）列出功能表,高,低,（2）写出逻辑表达式,（3）画出逻辑电路（略）,输入编码信号高电平有效，输出为二进制代码,输入为编码信号I3 I0 输出为Y1 Y0,特点：允许同时输入两个以上的编码信号，但只对其中优先权 最高的一个进行编码。 例：8线-3线 优先编码器 （设I7优先权最高I0优先权最低）,低电平有效,实例：74HC148,图4.3.3,选通信号,选通信号,S是选通输入端（使能端） S=0，工作 S=1，停止，输出全1,附加输出信号,为0时，电路工作无编码输入,为0时，电路工作有编码输入,附加输出信号的状态及含意,Ys :

15、在级联应用时，高位片的Ys端与低位片的S选通输入端（使能端）连接起来，可扩展编码功能,控制端扩展功能举例：,例：用两片8线-3线优先编码器 16线-4线优先编码器 其中， 的优先权最高 ,第一片为高优先权 只有(1)无编码输入时，(2)才允许工作：利用(1)的Ys连接(2)的选通输入S即可。 第(1)片 时表示对 的编码 低3位输出应是两片的输出的“与非”,思考： 为何74HC148(1)使能端接地？ 为何74HC148(1)的YS去控制74HC148(2)的使能端？,优先编码器CD4532的示意框图、引脚图,2 集成电路编码器,CD4532电路图,优先编码器CD4532功能表,为什么要设计G

16、S、EO输出信号？,用二片CD4532构成16线-4线优先编码器,其逻辑图如下图所示，试分析其工作原理。,。,0,0,0 0 0 0 0,无编码输出,0,。,1,1,0 0 0 0,0,0 1 1 1,那块芯片的优先级高？,1,。,1,0,1 0 0 0,0,1 1 1 1,译码器的分类：,译码：译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号.(即电路的某种状态，如高、低电平信号),1 译码器的概念与分类,译码器：具有译码功能的逻辑电路称为译码器。,唯一地址译码器,代码变换器,将一系列代码转换成与之一一对应的有效信号。,将一种代码转换成另一种代码。,二进制译码器 二十进制译码器

17、 显示译码器,常见的唯一地址译码器：,4.3.2 译码器/数据分配器,2线 - 4线译码器的逻辑电路(分析）,（1.） 二进制译码器,n 个输入端,使能输入端,2n个输出端,设输入端的个数为n，输出端的个数为M 则有 M=2n,2、 集成电路译码器,(a) 74HC139集成译码器,(1. )二进制译码器,逻辑符号说明,逻辑符号框外部的符号，表示外部输入或输出信号名称，字母上面的“”号说明该输入或输出是低电平有效。符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，如果低有效的输入或输出变量上面的“”号参与运算，则在画逻辑图或验证真值表时，注意将其还原为低有效符号。,(b)

18、74HC138(74LS138)集成译码器,引脚图,逻辑图,74HC138集成译码器,逻辑图,74HC138集成译码器功能表,1、已知下图所示电路的输入信号的波形试画出译码器输出的波形。,译码器的应用,2、译码器的扩展,用74X139和74X138构成5线-32线译码器,基于这一点用该器件能够方便地实现三变量逻辑函数。,3、用译码器实现逻辑函数。,. . .,当E3 =1 ，E2 = E1 = 0时,用一片74HC138实现函数,首先将函数式变换为最小项之和的形式,在译码器的输出端加一个与非门，即可实现给定的组合 逻辑函数.,举例,例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函

19、数式为：,数据分配器：相当于多输出的单刀多掷开关，是一种能将从数据分时送到多个不同的通道上去的逻辑电路。,数据分配器示意图,用74HC138组成数据分配器,用译码器实现数据分配器,0 1 0,C B A,74HC138译码器作为数据分配器时的功能表,集成二十进制译码器 7442,功能：将8421BCD码译成为10个状态输出。,功能表,对于BCD代码以外的伪码（10101111这6个代码）Y0 Y9 均为高电平。,（2） 集成二十进制译码器7442,显示译码器,1. 七段显示译码器,（1）最常用的显示器有：半导体发光二极管和液晶显示器。,a,b,c,d,f,g,a b c d e f g,1 1

20、 1 1 1 1 0,0 1 1 0 0 0 0,1 1 0 1 1 0 1,e,4.3.2 译码器/数据分配器,共阳极,共阴极,0 0 0 0 0 0 1,1 1 1 1 1 1 0,显示器不同译码电路也不同,4.3.2 译码器/数据分配器,常用的集成七段显示译码器,-CMOS七段显示译码器74HC4511,CMOS七段显示译码器74HC4511功能表,CMOS七段显示译码器74HC4511功能表(续),例 由74HC4511构成24小时及分钟的译码电路如图所示， 试分析小时高位是否具有零熄灭功能。,4.3.3 数据选择器,1、数据选择器的定义与功能,数据选择的功能：在通道选择信号的作用下，

21、将多个通道的数据分时传送到公共的数据通道上去的。,数据选择器：能实现数据选择功能的逻辑电路。它的作用相当于多个输入的单刀多掷开关，又称“多路开关” 。,4选1数据选择器,2 位地址码输入端,使能信号输入端，低电平有效,1路数据输出端,（1）逻辑电路,数 据 输 入 端,（2）工作原理及逻辑功能,例：用两个“四选一”接成“八选一”,“四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个,74LS151功能框图,2、集成电路数据选择器,8选1数据选择器74HC151,2、集成电路数据选择器,2个互补输出端,8 路数据输入端,1个使能输入端,3 个地址

22、输入端,74LS151的逻辑图,3、74LS151的功能表,数据选择器组成逻辑函数产生器,控制Di ，就可得到不同的逻辑函数。,4、数据选择器74LS151的应用,比较Y与L，当 D3=D5=D6=D7= 1 D0=D1=D2=D4=0时，,Y=L,例1 试用8选1数据选择器74LS151产生逻辑函数,解:,试用74HC151设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。,比较Y与Z， 当D0 =D3=D5=D6=D7= 1 D1=D2=D4=0时，,Y=Z,利用8选1数据选择器组成函数产生器的一般步骤,a、将函

23、数变换成最小项表达式,b、将使器件处于使能状态,c、地址信号S2、 S1 、 S0 作为函数的输入变量,d、处理数据输入D0D7信号电平。逻辑表达式中有mi ,则相应Di =1，其他的数据输入端均为0。,总结:,用两片74151组成二位八选一的数据选择器, 数据选择器的扩展 位的扩展,字的扩展,将两片74LS151连接成一个16选1的数据选择器，, 实现并行数据到串行数据的转换,4.3.4 加法器,在两个1位二进制数相加时，不考虑低位来的进位的相加 -半加 在两个二进制数相加时，考虑低位进位的相加 -全加 加法器分为半加器和全加器两种。,半加器,全加器,1、半加器和全加器,两个4 位二进制数相

24、加:,（1） 1位半加器（Half Adder）,不考虑低位进位，将两个1位二进制数A、B相加的器件。,半加器的真值表,逻辑表达式,如用与非门实现最少要几个门?,CO = AB,逻辑图,1位加法器,（2） 全加器（Full Adder）,全加器真值表,全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。,你能用7415174138设计全加器吗? 用这两种器件组成逻辑函数产生电路,有什么不同?,于是可得全加器的逻辑表达式为,加法器的应用,全加器真值表,ABC有奇数个1时S为1； ABC有偶数个1和全为0时 S为0。 -用全加器组成三位二进制代码 奇偶校验器,用全加器

25、组成八位二进制代码 奇偶校验器，电路应如何连接？,（1）串行进位加法器,如何用1位全加器实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 1010+0011, 0101+0100, 0110+1001,低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。,2、多位数加法器,定义两个中间变量Gi和Pi ：,Gi= AiBi,（2）超前进位加法器,提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。,定义第i 位的进位信号（Ci ）：,Ci= GiPi Ci-1,4

26、位全加器进位信号的产生：,C0= G0+P0 C-1,C1= G1+P1 C0 C1 = G1+P1 G0+ P1P0 C-1,C2= G2+P2 C1 C2 = G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1,C3= G3+P3 C2 = G3+P3 （G2+ P2 C1 )=G3+P3 G2+P3P2 C1 =G3+P3 G2+P3P2 (G1+ P1C0 ) C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1),Gi= AiBi,Ci= GiPi Ci-1,集成超前进位产生器74LS182,逻辑图,逻辑符号,超前进位集成4位加法器74LS28

27、3,74HC283逻辑框图,74HC283逻辑框图,4. 超前进位加法器74LS283的应用,例1. 用两片74LS283构成一个8位二进制数加法器。,在片内是超前进位，而片与片之间是串行进位。,余3码输出,1,1,0,0,例. 用74283构成将8421BCD码转换为余3码的 码制转换电路 。,8421码,余3码,0000,0001,0010,0011,0100,0101,+0011,+0011,+0011,CO,思考1：用74283构成将8421BCD码与0011的求和电路 ，在通过译码器74HC4511经七段显示器显示出来？,Y=4X,？,S1,S0,S2,S3,显示出0到9的数字。,C

28、MOS七段显示译码器74HC4511功能表,CMOS七段显示译码器74HC4511功能表(续),3 减法运算,在实际应用中，通常是将减法运算变为加法运算来处理，即采用加补码的方法完成减法运算。,若n位二进制的原码为N原，则与它相对应的2 的补码为 N补=2N N原 补码与反码的关系式 N补=N反+1,A B=A+B补2n=A+B反+12n,1）AB 0的情况。,2）AB 0的情况。,结果表明，在AB 0时，如加补进位信号为1，所得的差就是差的原码。,在AB 0时，如加补的进位信号为0，所得的差是差绝对值的补码。,A=0101 ，B=0001,A= 0001 ，B=0101,1 0 1 0 0,

29、0 1 1 0 0,1、A-B变换为A加B的补码 的加法运算,2、运算结果要是差值的绝对 值的原码。,求补后输出,直接输出,AB 0,AB 0,4.3.5 数值比较器,一、 1位数值比较器(设计)： A，B比较有三种可能结果。,数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。,输入：两个一位二进制数 A、B。,输出：,4.3.5 数值比较器,三种可能结果对应的输出关系分别表示为：,则，1位数值比较器可以得到对应的一位数值比较器真值表：,一位数值比较器,2、2 位数值比较器：,输入：两个2位二进制数 A=A1 A0 、B=B1 B0,能否用1位数值比较器设计两位数值比较器?

30、,比较两个2 位二进制数的大小的电路,?,4.3.5 数值比较器,?,当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。,当高位相等时，两数的比较结果由低位比较的结果决定。,用一位数值比较器设计多位数值比较器的原则,4.4.4 数值比较器,真值表,FAB = (A1B1) + ( A1=B1)(A0B0),FA=B=(A1=B1)(A0=B0),FAB = (A1B1) + ( A1=B1)(A0B0),FAB = (A1B1) + ( A1=B1)(A0B0),FA=B=(A1=B1)(A0=B0),FAB = (A1B1) + ( A1=B1)(A0B0),二、多位数值比较器,原理：从高位比起，只有高位相等，才比较下一位。 例如：,例. 集成电路CC14585 实现4位二进制数的比较,3. 比较两个8位二进制数的大小,例. 集成数值比较器,(1. ) 集成数值比较器74LS85的功能,74LS85的引脚图,74LS85是四位数值比较器