在系统编程技术及其应用5.3.ppt

1、1）逻辑量、逻辑运算、与逻辑器件的表示方法,（1）逻辑信号（逻辑变量） 如图5.3 （a）,（2）逻辑常量 如表5.3,（3）逻辑运算 如表5.4,（4）赋值运算符号,（5）基本逻辑器件的描述 表5.5 ABLE_HDL使用的部分点后缀,2）逻辑电路的描述,（1）逻辑方程,语法规则,a. 每行长度不得超过150个字符,b. 每行用“；”结尾,c. 在一段用逻辑方程书写的源程序（称为块）前面 应有一个关键字作为块首,例：程序5.1,逻辑方程格式 关键字 EQUATIONS,程序5.1,EQUATIONS,Out1=!FF3 ,Outflag=Out1#Out2#Out3#Out4#Out5#Ou

2、t6#Out7;,参考图5.3（b）,（2）真值表,真值表格式 关键字 TRUTH_TABLE,时序逻辑输出,truth_table (Ctr,FF3,FF2,FF1:FF3,FF2,FF1) 0 , 0 , 0 , 0 : 0 , 0 , 1 ; 0 , 0 , 0 , 1 : 0 , 1 , 0 ; 0 , 0 , 1 , 0 : 0 , 1 , 1 ; 0 , 0 , 1 , 1 : 1 , 0 , 0 ; 0 , 1 , 0 , 0 : 1 , 0 , 1 ; 0 , 1 , 0 , 1 : 1 , 1 , 0 ; 0 , 1 , 1 , 0 : 1 , 1 , 1 ; 0 , 1 ,

3、 1 , 1 : 0 , 0 , 0 ; 1 , 0 , 0 , 0 : 1 , 1 , 1 ; 1 , 0 , 0 , 1 : 0 , 0 , 0 ; 1 , 0 , 1 , 0 : 0 , 0 , 1 ; 1 , 0 , 1 , 1 : 0 , 1 , 0 ; 1 , 1 , 0 , 0 : 0 , 1 , 1 ; 1 , 1 , 0 , 1 : 1 , 0 , 0 ; 1 , 1 , 1 , 0 : 1 , 0 , 1 ; 1 , 1 , 1 , 1 : 1 , 1 , 0 ;,寄存器输出和组合电路输出的合并输出形式,输入数组:寄存器输出-组合逻辑输出,truth_table (Ctr,

4、FF3,FF2,FF1:FF3,FF2,FF1 0 , 0 , 0 , 0 : 0 , 0 , 1 0 , 0 , 0 , 1 : 0 , 1 , 0 0 , 0 , 1 , 0 : 0 , 1 , 1 0 , 0 , 1 , 1 : 1 , 0 , 0 0 , 1 , 0 , 0 : 1 , 0 , 1 0 , 1 , 0 , 1 : 1 , 1 , 0 0 , 1 , 1 , 0 : 1 , 1 , 1 0 , 1 , 1 , 1 : 0 , 0 , 0 1 , 0 , 0 , 0 : 1 , 1 , 1 1 , 0 , 0 , 1 : 0 , 0 , 0 1 , 0 , 1 , 0 :

5、0 , 0 , 1 1 , 0 , 1 , 1 : 0 , 1 , 0 1 , 1 , 0 , 0 : 0 , 1 , 1 1 , 1 , 0 , 1 : 1 , 0 , 0 1 , 1 , 1 , 0 : 1 , 0 , 1 1 , 1 , 1 , 1 : 1 , 1 , 0 ,-Out1,Out2,Out3,Out4,Out5,Out6,Out7,Outflag) - 0 , 0 , 0 , 0 , 0 , 0 , 0 , 0 ; - 1 , 0 , 0 , 0 , 0 , 0 , 0 , 1 ; - 0 , 1 , 0 , 0 , 0 , 0 , 0 , 1 ; - 0 , 0 , 1

6、, 0 , 0 , 0 , 0 , 1 ; - 0 , 0 , 0 , 1 , 0 , 0 , 0 , 1 ; - 0 , 0 , 0 , 0 , 1 , 0 , 0 , 1 ; - 0 , 0 , 0 , 0 , 0 , 1 , 0 , 1 ; - 0 , 0 , 0 , 0 , 0 , 0 , 1 , 1 ;,- 0 , 0 , 0 , 0 , 0 , 0 , 0 , 1 ; - 1 , 0 , 0 , 0 , 0 , 0 , 0 , 1 ; - 0 , 1 , 0 , 0 , 0 , 0 , 0 , 1 ; - 0 , 0 , 1 , 0 , 0 , 0 , 0 , 1 ; - 0 ,

7、0 , 0 , 1 , 0 , 0 , 0 , 1 ; - 0 , 0 , 0 , 0 , 1 , 0 , 0 , 1 ; - 0 , 0 , 0 , 0 , 0 , 1 , 0 , 1 ; - 0 , 0 , 0 , 0 , 0 , 0 , 1 , 1 ;,程序5.3,（3）状态图,格式 STATE 状态表达式：方程 方程 转移语句；,a. 无条件转移语句格式 如图5.5（a） goto 状态表达式,简单分支语句格式 如图5.5（b） if 表达式 then 状态表达式 else 状态表达式 ;,三个或三个以上分支的复杂情况 如图5.5（c） case 表达式：状态表达式； 表达式：状态表达

8、式； 表达式：状态表达式； endcase,链接式的if_then_else语句格式 if 表达式 then 状态表达式 else if 表达式 then 状态表达式 else 状态表达式；,when_then_else方程语句 when 条件 then 方程 else 方程；,（4）状态图中输出信号的表示方法,格式： 转移语句 状态表达式 with 方程； 方程 ； endwith,（5）数组在电路描述中的作用,数组定义：将一些变量用一个数组表示，可减短 状态图和真值表篇幅,程序5.4,truth_table (Ctrl,FF:FF-O,Outflag) 0 , 0 : 1 - 0 , 0

9、; 0 , 1 : 2 -64, 1 ; 0 , 2 : 3 -32, 1 ; 0 , 3 : 4 -16, 1 ; 0 , 4 : 5 - 8 , 1 ; 0 , 5 : 6 - 4 , 1 ; 0 , 6 : 7 - 2 , 1 ; 0 , 7 : 0 - 1 , 1 ; 1 , 0 : 7 - 0 , 0 ; 1 , 1 : 0 -64, 1 ; 1 , 2 : 1 -32, 1 ; 1 , 3 : 2 -16, 1 ; 1 , 4 : 3 - 8 , 1 ; 1 , 5 : 4 - 4 , 1 ; 1 , 6 : 5 - 2 , 1 ; 1 , 7 : 6 - 1 , 1 ;,程序5.

10、4 可以改写成程序5.5,程序5.4,equations when (Ctr= =0) end,back,输 出 译 码 器,D,D,D,Out6,Out5,Out7,Outflag,Out4,Out3,Out2,Out1,I1,I2,I3,Ena,Ctr,Ld,Clk,Re,图5.3 可预置3bit计数译码器（a）框图,逻辑信号,逻辑信号,&,&,&,&,&,&,&,1,Outflag,Out1,Out2,Out3,Out4,Out5,Out6,Out7,FF3,FF2,FF1,图5.3 可预置3bit技术译码器 （b）译码器电路,逻辑信号,表5.3 ABLE_HDL中的常用特殊逻辑常量,表5.4 逻辑运算符号,待续,表5.5 ABEL_HDL使用的部分点后缀,续表,表5.6 图5.3（b）译码器真值表,表5.7 图5.3（c）计数器真值表（部分）,A,B,A,B,C,A,B,D,C,/Z1 Z2,/10,X/Z,1/0,0/1,X1 X2/Z,00/0,01/0,10/0,11/1,（a）无条件转移,（b）简单分支,（c）复杂分支,图5.5 状态迁移的几种方式,见图5.6 状态图与MDS图、ASM图的对应关系,A,B,D,C