8.1CMOS静态逻辑门电路.ppt_第1页
8.1CMOS静态逻辑门电路.ppt_第2页
8.1CMOS静态逻辑门电路.ppt_第3页
8.1CMOS静态逻辑门电路.ppt_第4页
8.1CMOS静态逻辑门电路.ppt_第5页
已阅读5页，还剩29页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、半导体集成电路，第8章CMOS静态逻辑门，内容提要，CMOS静态逻辑门： CMOS反相器，构成复合门的CMOS门的速度(延迟) CMOS门的消耗功率，CMOS静态复合逻辑门，基本逻辑运算电路-1，1.a=。 CMOS静态组合逻辑门，CMOS和反相器的工作原理-2，A=0 B=1，C=1，VDD，I，VDD，C=1，CMOS静态组合逻辑门，CMOS和反相器的工作原理-4，A=1 B=1，C=0，vdd a=， VDD，C=1，A=1 B=0，VDD，C=0 A=0 B=0，C=1，CMOS静态组合逻辑门，nor门工作原理-2，A=0 B=1， C=0，I，GND，C=0，CMOS静态耦合逻辑门，

2、nor门操作原理-4，A=1 B=1，C=0 C=0，A=1 B=0，VDD，C=0，A=1 B=1，c，a，b，C=A B，等等一、二、三、四、四、五、六、五、六、六、六、六、六、六、六、六、六、六、七、八、七、八、八、八、九、八、九、八、九、八、九、八、九、 p、n、n、b、p、逻辑门的设定修正、基本CMOS逻辑门-2、逻辑门的设定修正、复合逻辑门、逻辑门的设定修正、Exclusive OR逻辑门NMOS串联、PMOS并联的逻辑关系为or时，NMOS并联、PMOS串联改变大小输入阈值逻辑门的设定修订，IC布局为线路，反相器，IC布局为线路，2-NAND，1，2管串联： 对于多个管道的字符串

3、、残奥级别，其等效导电因子应如何推导？等效管得出：设置： Vt相同，在线区域工作。 将上式代入(1)时，比较(3)、(4)可知，同样可以串联使用n个管时，其等效增益因子为：二、两个管并联连接时：同样n个Vt相等的管并联使用时： 也就是说，在最坏的工作条件下，各逻辑门的驱动能力必须与标准反相器的特性相同。 NAND门电路的驱动能力为：当标准反相器的导电因子为Kn=Kp、逻辑门： Kn1=Kn2=Kn Kp1=Kp2=Kp、(1)a、b=1、1时，作为下拉管的等效的上拉管的等效导电因子： effp=p、2个n沟一个p管动作，综合以上，在最坏的动作的情况下，(1)、(3)、effp=p，2个n管串联连接，一个p管动作，2或者nor门：(1)a、b=0、0时，上拉管的等效导电因子： kef FP=KP 要求Keffp=Kp/2=Kp Keffn=Kn=Kn，即，使p管的沟道宽度比n管大5倍以上。2个n管串联连接，校正1个p管的工作、工作、2 .问题1的复合逻辑门的驱动能力，为了保证最坏的工作条件，逻辑

人人文库> 全部分类> 专业文献 > 建筑水利

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论