半导体材料 ---硅外延生长.pptx

1、第五章 硅外延生长,外延生长用来生长薄层单晶材料，即薄膜 外延生长：在一定条件下，在单晶衬底上，生长一层合乎要求的单晶层的方法。 生长的这层单晶叫外延层。（厚度为几微米）,5.1外延生长概述,根据外延层性质,外延生长分类,只有体单晶材料不能满足日益发展的各种半导体器件制作的需要，1959年末开发了薄层单晶材料生长技术外延生长。 外延生长就是在一定条件下，在经过切、磨、抛等仔细加工的单晶衬底上，生长一层合乎要求的单晶层的方法。,根据外延生长方法：,直接外延,间接外延,是用加热、电子轰击或外加电场等方法使生长的材料原子获得能量，直接迁移沉积在衬底表面上完成外延生长.如真空淀积，溅射，升华等,是利用

2、化学反应在衬底表面上沉积生长外延层，广义上称为化学气相淀积（chemical vapor deposition,CVD）,正外延：器件制作在外延层上,反外延：器件制作在衬底上,CVD生长的薄膜未必是单晶，所以严格讲只有生长的薄膜是单晶的CVD才是外延生长。 CVD设备简单，生长参数容易控制，重复性好， 是目前硅外延生长的主要方法,根据向衬底输运外延材料的原子的方法不同,真空外延、气相外延、液相外延,根据相变过程,气相外延、液相外延、固相外延、,对于硅外延，应用最广泛的是气相外延,以SiH2Cl2、SiHCl3、SiCl4或SiH4,为反应气体, 在一定的保护气氛下反应生成硅原子并沉积在 加热的

3、衬底上，衬底材料一般选用Si、SiO2、Si3N4等,液相外延（LPE）法的原理是通过将硅熔融在母体里， 降低温度析出硅膜。,外延生长的特点,(1)可以在低(高)阻衬底上外延生长高(低)阻外延层。 (2)可以在P(N)型衬底上外延生长N(P)型外延层，直接形成PN结，不存在用扩散法在单晶基片上制作PN结时的补偿的问题。 (3)与掩膜技术结合，在指定的区域进行选择外延生长，为集成电路和结构特殊的器件的制作创造了条件。 (4)可以在外延生长过程中根据需要改变掺杂的种类及浓度，浓度的变化可以是陡变的，也可以是缓变的。 (5)可以生长异质，多层，多组分化合物且组分可变的超薄层。 (6)可在低于材料熔点

4、温度下进行外延生长，生长速率可控，可以实现原子级尺寸厚度的外延生长。 (7)可以生长不能拉制单晶材料，如GaN，三、四元系化合物的单晶层等。,利用外延片制作半导体器件，特别是化合物半导体器件绝大多数是制作在外延层上，因此外延层的质量直接影响器件的成品率和性能。一般来说外延层应满足下列要求： (1)表面应平整，光亮，没有亮点，麻坑，雾渍和滑移线等表面缺陷。 (2)晶体完整性好，位错和层错密度低。对于硅外延来说，位错密度应低于1000个cm2，层错密度应低于10个cm2，同时经铬酸腐蚀液腐蚀后表面仍然光亮。 (3)外延层的本底杂质浓度要低，补偿少。要求原料纯度高，系统密封性好，环境清洁，操作严格，

5、避免外来杂质掺入外延层。 (4)对于异质外延，外延层与衬底的组分间应突变(要求组分缓变的例外)并尽量降低外延层和衬底间组分互扩散。 (5)掺杂浓度控制严格，分布均匀，使得外延层有符合要求而均匀的电阻率。不仅要求一片外延片内，而且要求同一炉内，不同炉次生长的外延片的电阻率的一致性好。 (6) 外延层的厚度应符合要求，均匀性和重复性好。 (7)有埋层的衬底上外延生长后，埋层图形畸变很小。 (8)外延片直径尽可能大，利于器件批量生产，降低成本。 (9)对于化合物半导体外延层和异质结外延热稳定性要好。,52 硅的气相外延,气相硅外延生长是在高温下使挥发性强的硅源与氢气发生反应或热解，生成的硅原子淀积在

6、硅衬底上长成外延层。 对外延片的质量要求：电阻率及其均匀性、厚度及其均匀性、位错和层错密度等。 按照反应类型可分为氢气还原法和直接热分解法。 氢还原法，利用氢气还原产生的硅在基片上进行外延生长。 直接热分解法，利用热分解得到Si。,521硅外延生长用的原料,气相外延法生长Si半导体膜所用原料气体、反应式、生长温度及所属反应类型,各种硅源优缺点：,SiHCL3,SiCL4 常温液体，外延生长温度高，但是生长速度快，易纯制，使用安全。是较通用的硅源。 SiH2CL2,SiH4 常温气体， SiH2CL2使用方便，反应温度低,应用越来越广。SiH4反应温度低，无腐蚀性气体，但是会因漏气产生外延缺陷。

7、,衬底要求,在硅外延中使用的硅衬底是经过切、磨、抛等工艺仔细加工而成的，外延生长前又经过严格的清洗、烘干，但表面上仍残存有损伤、污染物及氧化物等。 为了提高外延层的完整性，在外延生长前应在反应室中进行原位化学腐蚀抛光，以获得洁净的硅表面。常用的化学腐蚀剂为干燥的HCl或HBr，在使SiH4外延生长时，由于SF6具有无毒和非选择、低温腐蚀特点，所以可用它做腐蚀抛光剂。 为了控制外延层的电特性，通常使用液相或气相掺杂法。 N型掺杂剂的有PCl3,PH3和AsCl3， P型掺杂剂的有BCl3、BBr3和B2H6等。,组成： 氢气净化系统、气体输运及净化系统、加热设备和反应室. 根据反应室的结构，由水

8、平式和立式，后者又分为平板式和桶式立式外延炉，外延生长时基座不断转动，故均匀性好、生产量大。 由于SiCl4等硅源的氢还原及SiH4的热分解反应的H为正值，即提高温度有利于硅的淀积，因此反应器需要加热，加热方式主要有高频感应加热和红外辐射加热。通常在石英或不锈钢反应室内放有高纯石墨制的安放硅衬底的基座，为了保证硅外延层质量，石墨基座表面包覆着SiC或沉积多晶硅膜。,522 硅外延生长设备,我国目前最先进的硅外延设备,中国最大的半导体相关应用研究院之一，有色金属研究总院(GRINM) 向International N.V. 订购的300 mm 外延设备-Epsilon 3200 。Epsilon

9、 3200 主要用途是硅和锗化硅的外延生长。这是销售到中国大陆的首台300 mm 外延设备 ASM International N.V.(荷兰)和它的分支机构设计和制造用于生产半导体装置的设备和材料。公司通过他们在美国，欧洲，日本和亚洲的工厂既为硅晶片处理（前工序），也为集成和封装（后工序）提供生产解决方案。,Epsilon Series Single-Wafer Epitaxial Reactors,硅外延生长基本工艺,硅单晶,定向,切割 400-500m,磨平,Si02胶体溶液 抛光,清洗,烘干,置于基座,抽高真空 通高纯H2,加热去除氧化层,通氢气和硅源,恒温反应,断硅源停止反应,室温取

10、出,参数测试,通刻蚀剂原位刻蚀,通氢气排出刻蚀剂,5-2-3 外延工艺顺序,把干净的硅片装入反应室 吹入惰性气体并充入氢气（LPVCD：抽真空） 加热到氢气烘烤温度（1200 ）以除去氧化层（该步骤能去除50-100A的SiO2层） a)加热到HCl刻蚀温度；b)引入无水HCl(或SF6)以刻蚀表面的硅层；c)吹气以除去系统中的杂质和HCl a)冷却到沉积温度；b)引入硅原料和掺杂剂以沉积所要的薄膜；c)吹入氢气以去除硅原料和掺杂剂 冷却到室温 吹走氢气并重新充入氮气 取出硅片,原理：SiCl4+2H2 Si+4HCl,5-2-4硅外延生长的基本原理和影响因素,以SiCl4为例,生长过程：,1

11、. SiCl4浓度对生长速率的影响,随着浓度增加,生长速率先增大后减小.,2.温度对生长速率的影响,3.气流速度对生长速率的影响,4.衬底晶向的影响,气-固表面复相化学反应模型,边界层,在接近基座表面的流体中出现一个流体速度受到干扰而变化的薄层，而在薄层外的流速不受影响，称此薄层为边界层，也叫附面层，停滞层，滞流层。,边界层厚度与流速平方根成反比,5-2-5硅外延生长动力学过程,两个模型:气-固表面复相化学反应模型,气相均质反应模型,此模型认为硅外延生长包括下列步骤: 1.反应物气体混合向反应区输运 2.反应物穿过边界层向衬底表面迁移 3.反应物分子被吸附在高温衬底表面上 4.在衬底表面发生化

12、学反应，生成生长晶体的原子和气体副产物，原子进入晶格格点位置形成晶格点阵，实现晶体生长 5.副产物气体从表面脱附并穿过边界层向主气流中扩散 6.气体副产物和未反应的反应物，离开反应区被排出系统,气相均质反应模型,5.3 硅外延层电阻率的控制,5-3-l外延层中的杂质及掺杂,外延层中杂质的来源： （1）主掺杂质：用于控制外延层的电阻率。常用磷烷、砷烷和乙硼烷作为主掺杂质源。它与硅源一道随主气流进入外延反应室，在外延生长过程中进入外延层。 （2）固态外扩散杂质：（a）衬底中掺入的杂质在外延过程中，通过固态外扩散进入外延层；（b）对于同型外延，衬底中反型杂质通过固态扩散进入外延层形成外延夹层。 （3

13、）气相自掺杂：重掺衬底或重掺埋层中的杂质经蒸发后进入气流中在后又掺入外延层中。 （4）系统自掺杂：吸附在外延反应室内壁和外延基座表面的杂质，解吸后进入气流形成新的掺杂源。 （5）金属杂质：衬底硅片、外延基座和外延系统中沾污的金属杂质在外延过程中进入外延层。,外延层中总的载流子浓度N总可表示为 N总=N衬底N气N邻片N扩散N基座N系统 N衬底为由衬底中挥发出来的杂质在外延生长时掺入外延层中的杂质浓度分量。 N气为外延层中来自混合气体的杂质浓度分量。 N邻片为外延层中来自相邻衬底的杂质浓度分量。 N扩散为衬底中杂质经过固相扩散进入外延层中的杂质浓度分量。 N基座为来自基座的杂质浓度分量。 N系统为

14、来自除上述因素以外整个生长系统引入的杂质浓度分量。 式中的正负号由杂质类型决定，与衬底中杂质同类型者取正号，与衬底中杂质反型者取负号。,N气，N基座，N系统，杂质不是来源衬底片，因此称为外掺杂 N扩散，N衬底，N邻片的杂质来源于衬底片，通称为自掺杂,2.外延生长的掺杂,5-3-2外延中杂质的再分布,外延层中含有和衬底中的杂质不同类型的杂质，或者是同一种类型的杂质，但是其浓度不同。 通常希望外延层和衬底之间界面处的掺杂浓度梯度很陡，但是由于高温下进行外延生长，衬底中的杂质会进入外延层，使得外延层和衬底处的杂质浓度变平。,533 外延层生长中的自掺杂,自掺杂效应：衬底中的杂质进入气相中再掺入外延层

15、,一：减少杂质由衬底逸出 1.使用蒸发速度较小的杂质做衬底和埋层中的杂质 2.外延生长前高温加热衬底，使硅衬底表面附近形成一杂质耗尽层，再外延时杂质逸出速度减少可降低自掺杂 3.采用背面封闭技术，即将背面预先生长高纯SiO2或多晶硅封闭后再外延，可抑制背面杂质的蒸发而降低自掺杂。 4.采用低温外延技术和不含有卤原子的硅源。 5.采用二段外延生长技术 即先生长一段很短时间的外延层，然后停止供源，只通氢气驱除贮存在停滞层中的杂质，再开始生长第二段外延层，直到达到预定厚度 二：采用减压生长技术使已蒸发到气相中的杂质尽量不再进入外延层一般在1.31032104Pa的压力下进行。,抑制自掺杂的途径：,5

16、34外延层的夹层,外延层的夹层指的是外延层和衬底界面附近出现的高阻层或反型层。 分为两种类型： 一是在检测时导电类型混乱，击穿图形异常，用染色法观察界面不清晰 二是导电类型异常，染色观察会看到一条清晰的带 外延层产生的原因： 第一种夹层情况认为P型杂质沾污，造成N型外延层被高度补偿 解决办法：P型杂质主要来源于SiCL4，只要提高SiCL4的纯度及做好外延前的清洁处理就可以解决。 第二种情况是由于衬底引起的 当衬底中硼的含量大于31016cm3时，外延层中就容易出现夹层。这是由于高温时硼扩散的比锑快，结果使得硼扩散到外延层中补偿了N型杂质，形成了一个高阻层或反型层。 解决办法：一是提高重掺杂单

17、晶质量；二是在工艺中防止引入P型杂质，降低单晶中B的含量；三是在外延生长时可以先长一层N型低阻层作为过渡层，控制夹层。 2,54 硅外延层的缺陷,分类： 一：表面缺陷，也叫宏观缺陷 如云雾，划道，亮点，塌边，角锥，滑移线等 二：内部结构缺陷，也叫微观缺陷 如层错，位错,541外延片的表面缺陷,云雾状表面 外延片表面呈乳白色条纹，在光亮处肉眼可以看到。 一般由于氢气纯度低，含水过多，或气相抛光浓度过大，生长温度太低等引起的。 角锥体：又称三角锥或乳突。形状像沙丘，用肉眼可以看到。,雾状表面缺陷 雾圈 白雾 残迹 花雾,雾圈 白雾,残迹 花雾,角锥体,划痕：由机械损伤引起,星形线（滑移线）,5.4

18、.2外延层的内部缺陷,层错 层错形貌分为单线，开口，正三角形，套叠三角形和其他组态,位错 外延层中的位错主要是由于原衬底位错延伸引入的 另外可能是由于掺杂和异质外延时，由于异类原子半径的差异或两种材料晶格参数差异引入内应力。 例如在Si中掺B,P,它们的半径比Si小，它们占据硅的位置时，Si的点阵会发生收缩；当掺入Al,Sb等比Si半径大的原子时，Si点阵会发生扩张。也就是产生晶格点阵的失配。 晶格点阵的失配会使外延片呈现弯曲。当弯曲程度超过弹性范围，为缓和内应力就会出现位错，称之为失配位错。,为了消除应力，采用应力补偿法，即在外延或扩散时，同时引入两种杂质，使它们产生的应变正好相反。当两种杂

19、质原子掺入的比例适当时，可以使应力相互得到补偿，减少或避免晶格畸变。从而消除失配位错的产生。这种方法称为“双掺杂技术”。,55 硅的异质外延,随着大规模、超大规模集成电路的进展，外延技术的应用越来越广泛，除了在硅衬底上进行硅的同质外延之外，还发展了在蓝宝石、尖晶石衬底上进行硅的“SOS”外延生长和在绝缘衬底上进行硅的“SOI”异质外延。 5-5-1 SOS技术 SOS是“Silicon on Sapphire”和“Silicon On Spinel”的缩写，也就是在蓝宝石或尖晶石衬底上外延生长硅。 蓝宝石(-Al203)和尖晶石(MgOAl203)是良好的绝缘体，以它们为衬底外延生长硅制做集成

20、电路，可以消除集成电路元器件之间的相互作用，不但能减少漏电流和寄生电容，增强抗辐射能力和降低功耗，还可以提高集成度和实现双层布线，是大规模、超大规模集成电路的理想材料。,1.衬底的选择,选择异质外延衬底材料时，需要考虑的因素： 1.考虑外延层和衬底材料之间的相容性。包括晶体结构，熔点，蒸汽压、热膨胀系数等。 2.考虑衬底对外延层的沾污问题。 目前最适合硅外延的异质衬底是蓝宝石和尖晶石。当前工业生产上广泛使用蓝宝石做衬底。,2.SOS外延生长,存在问题：自掺杂效应 衬底表面的反应：Al2O3+2HCl+H2=2AlCl+3H2O 铝的低价氯化物为气体，它使衬底被腐蚀，导致外延层产生缺陷。 氢气和

21、淀积的硅也会腐蚀衬底 2H2+Al2O3=Al2O+2H2O 5Si2Al2O3=Al2O5SiO+2Al SiCl4对衬底的腐蚀大于SiH4,所以SOS外延生长，采用SiH4热分解法更有利。,在衬底尚未被Si完全覆盖之前，上述腐蚀反应都在进行,为了解决生长和腐蚀的矛盾，可采用双速率生长和两步外延等外延生长方法。 双速率生长法是先用高的生长速率(1-2mmin)，迅速将衬底表面覆盖(生长100-200nm)。然后，再以低的生长速率(约0.3 mmin)长到所需求的厚度。 两步外延法是综合利用SiH4/H2和SiCl4/H2两个体系的优点。即第一步用SiH4/H2体系迅速覆盖衬底表面，然后第二步

22、再用SiCl4/H2体系接着生长到所要求的厚度。 SOS 技术的缺点及需要解决的问题 缺点：1）由于晶格失配（尖晶石为立方结构，蓝宝石为六角晶系）问题和自掺杂效应，外延质量缺陷多，但厚度增加，缺陷减小。 2）成本高，一般作低功耗器件，近来用SOI代替，可降低成本。 需要解决的问题: 提高SOS外延层的晶体完整性,降低自掺杂,使其性能接近同质硅外延层的水平并且有良好的热稳定性,S0I技术发展原因,世界微处理器市场的霸主英特尔公司于2000年3月8日推出1GHz奔腾3微处理器，同年6月28日推出1.4GHz奔腾4微处理器。 同年6月9日AMD公司推出1GHz AMD Athlon处理器。 同年IB

23、M公司推出1GHz测试版Power 4处理器(用于APPLE电脑)。它们标志着以微处理器为代表的IC芯片进人了GHz时代 制造1GHz以上的IC芯片有两大途径： 一是不断缩小芯片的特征尺寸，按照摩尔定律所指引的方向继续走下去。 二是寻找新型材料，以放宽以芯片特征尺寸进一步缩小的要求，如用铜布线替代铝布线，用绝缘硅(SOI，Silicon-on-Insulator)晶圆替代硅晶圆等。,49,缩小芯片的特征尺寸的缺点,对于第一种途径，缩小芯片特征尺寸可提高IC芯片的速度，但不能改变其损耗机制。当工艺水平逐渐接近物理器件的极限时，众多问题会接踵而来 ： 必须考虑CMOS器件的电容，因为CMOS器件的

24、电容损耗与开关速度成正比，衬底电容不与器件几何尺寸成正比例关系； 漏电流增大； 晶体管本身对噪声的承受能力降低，互连器件中产生的噪声增大； 晶体管工作时会有更多的电子渗漏到硅晶圆上，直接影响晶体管的工作特性,S0I技术的产生,半导体业界提出先在硅晶圆上嵌埋一层Si02绝缘层，以此绝缘层作为基板来制造晶体管，这就是SOI技术。SOI的极薄氧化层有效地使电子从一个晶体管门电路渗漏到硅晶圆上。 S0I器件与Si器件相比有如下优点： 功耗小，在相同的工作速度下，功耗可降低50-65 工作速度快，在相同的特征尺寸下，工作速度可提高35； 静电电容小，寄生电容小； 抗辐射性能好，抗辐射强度是Si器件的50

25、-100倍。 SOI技术1998年由IBM公司研制成功，2000年正式用于其POWER PC RS64IV （APPLE POWER4，早期的iMAC电脑上）芯片上。,5-5-2 S0I技术,为了提高集成电路的集成度和速度，降低功耗，必须缩小器件的尺寸。但当器件的尺寸缩小到亚微米范围以内时，常规的结构就不适应了，从而导致SOI(Silicon On Insulator或Semiconductor On Insulator)结构的发展，也就是把器件制做在绝缘衬底上生长的硅单晶层上。 SOI结构开始是针对亚微米CMOS器件提出来，以取代不适合要求的常规结构以及已经应用的SOS结构(SOS可以看成是

26、SOI的一种形式)，但SOI结构很快也成为实现高速集成电路及三维集成电路的新途径(但不是所有的SOI结构都可以用来做三维集成电路)，是当前半导体材料研究的一个热点问题。,SOI结构的优点,SOI结构的优点大致可以归纳为如下几个方面： (1)由于它是介质隔离，寄生电容小，对高速和高集成度的IC电路特别有利。 (2)由于介质隔离，降低了噪声，并提高了线路和器件的抗辐射性能。 (3)抑制了CMOS电路的“闩锁效应”(1atch-up)问题。(CMOS电路中固有的寄生可控硅结构被触发导通，在电源和地之间形成低阻大电流通路的现象),COMS电路的锁定效应(latch up)： COMS电路由于输入太大的

27、电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。,SOl与SOS相比: SOl材料的完整性比SOS好得多，比SOS应用的范围也广泛。 CMOS电路中采用SOI结构，可以减少掩蔽次数，也不需要隔离扩散，使线路布局简化，提高集成度。 SOS中Si与Al2O3的热膨胀系数不匹配，硅层内有压缩应力。 SOI的功耗和衬底成本都比SOS低得多，SOS没有实现三维器件结构功能。 从目前情况来看，有的SOI技术已初步走向实用化，只要能进一步克服工艺和材料质量问题，实用化是没有问题的，某些SOI技术可以用于三维

28、IC的制造。,SOI结构材料制备的方法,1. 熔化横向生长 这种方法的基本工艺是在硅衬底上形成一层Si02膜，然后在膜上淀积多晶或非晶硅，使所淀积的多晶或非晶硅局部熔化，移动熔区则在熔区前的多晶或非晶硅熔化，而熔区后面则进行再结晶。 这种方法由于形成熔区的热源不同可分成： 激光束熔化再结晶； 电子束熔化再结晶； 石墨带状加热横向有籽晶再结晶； 光照熔融再结晶法等四种。 由于其加热方式不同，所以设备和具体工艺有很大的差别，结果也不一样，各自有自己的优缺点。 早期这类方法研究得比较活跃。,2CVD横向生长,CVD横向生长法是在SiO2上进行侧向铺伸外延生长，简称ELO (Epitaxial Lat

29、eral overgrowth)法。它是在选择外延上发展起来的，很受人们重视。这是因为硅外延生长技术比较成熟，处理温度低(1050-1150)，远低于Si熔化温度，不会引起严重的衬底杂质的再分布，并且有希望用于三维IC的制作。 本方法的基本过程是，在SiO2膜上用光刻技术开出衬底的窗口，在窗口处外延生长硅，抑制在SiO2表面上硅成核。当窗口区长满硅后，再以足够大的横纵向生长速度比进行侧向铺伸外延。,关键在于如何抑制在SiO2上成核 目前利用生长腐蚀工艺来解决这个问题，即每生长一段时间后停止生长，通入HCl气相腐蚀，以除去在SiO2上淀积的硅。然后进行第二次生长腐蚀，直到窗口长满，继续重复次生长

30、腐蚀进行侧向生长，最后硅膜连成一片并长到要求的厚度。 缺点：所得的SOI结构的硅膜电学性质和器件性质和相同条件下常规外延生长的膜相近。现在还不能完全除去SiO2膜上的多晶核，使ELO膜的质量受到影响，另外横向生长的宽度还不是很宽。,3氧离子注入隔离法,SIMOX法(Separation by Implanted Oxygen)。它是利用注入氧离子形成符合化学计量比的SiO2埋层的方法。 注氧隔离法是采用大束流专用氧离子注入机把氧离子注入到硅晶圆中，注入剂量约为1018/cm2，然后在惰性气体中进行1300高温退火5h，从而在硅晶圆顶部形成厚度均匀的极薄表面硅层和Si02埋层。 埋层深度和注入能

31、量有关，若埋层深度为0.5 m ，则注入能量约为500keV，若深度为1m，则需要1MeV。 氧离子注入时，为了得到突变的SiSiO2界面，通常把注入剂量适当过量，略大于1.81018cm2。,Si,O+,Si,SiO2,该方法的优点是硅薄层和SiO2埋层的厚度可精确控制，其缺点是由于氧注入会引起对硅晶格的破坏，导致硅薄层缺陷密度较高。 该方法的领头厂商是美国Ibis Technology公司。该公司不仅制造SOI晶圆，而且生产大束流专用氧离子输入机。 采用SIMOX技术制备的硅膜均匀性较好，调整氧离子注入剂量可使厚度控制在50400nm的范围。但由于需要昂贵的高能大束流离子注入机，还要经过高

32、温退火过程，所以制备成本很高，价格非常贵。,60,SIMOX材料现在的水平和今后的需要,Si,Si,SiO2,键合,减薄,把一硅抛光片进行热氧化，形成SiO2层，再和另一个硅抛光片贴在一起，经热处理后使其键合牢固，再将有源硅层减薄制成SOI结构 减薄方法有研磨后抛光，化学腐蚀和等离子体腐蚀等 该技术可避免离子注入造成的损伤和缺陷；但不易制得厚度低于100nm的硅膜,4硅片面键合法,62,Smart Cut智能切割兼具有SDB和SIMOX的特点，工艺流程包括热氧化、注氢、低温键合、热处理剥离、精密抛光等。这种方法制得的硅片顶部硅膜的均匀性相当好，单片厚度偏差和片间偏差可控制在10nm以内，另外生

33、产成本也可降低，因为不需要昂贵的专用大束流离子注入机和长时间的高温退火，所以这是一种极有前途的SOI制备技术。特别适用于制备薄硅膜、厚埋氧层材料。,3.智能剥离(Smart Cut),63,Smart-Cut技术是一种智能剥离技术 将离子注入技术和硅片键合技术结合在一起 解决了键合SOI中硅膜减薄问题，可以获得均匀性很好的顶层硅膜 硅膜质量接近体硅。 剥离后的硅片可以作为下次键合的衬底，降低成本,该方法的优点是硅薄层缺陷密度低，硅薄层和Si02埋层厚度也易控制。 该方法的领引厂商是法国Soitec公司，该公司能量产200/300 mm SOI晶圆，能提供各种硅薄层和SiO2埋层厚度的SOI晶圆

34、，主要有3个品种，PD（部分耗尽）、FD（全部耗尽）和UT（超薄）UHIBOND。,ELTRAN技术(Epoxy Layer Transfer)外延层转移，独特之处在于在多孔硅表面上可生长平整的外延层，并能以合理的速率将多孔硅区域彻底刻蚀掉 ，该技术保留了外延层所具有的原子平整性，在晶体形成过程中也不产生颗粒堆积或凹坑，因此具有比其它SOI技术更为优越的性能。,4.ELTRAN,1. 将硅片进行阳极氧化形成多孔硅层 2. 外延和热氧化，在多孔硅上外延生长单晶硅层，再在其上形成氧化层 3. 键合，将器件片与支撑片键合，然后进行减薄和在氢气气氛中退火提高键合强度 外延生长SOI层，层厚度易于控制，

35、厚度均匀性较好，并减少晶体中的原生缺陷，有利于提高器件的成品率。,外延层转移示意图,阳极氧化,多孔硅,外延,单晶硅,热氧化,SiO2,键合,减薄,腐蚀,氢气退火,67,以上4种制备SOI材料的方法各有所长，用户可以根据不同的材料要求，选择不同的制备方法。 SDB法通常用于制取厚埋氧层材料，其硅层的厚度取决于硅片减薄技术的进展。早期该技术只能制备厚硅层材料，后来随着BE（Back Etch） Bonding技术和CMP（Chemical Mechanical Polishing）技术的发展，也可以用于制备极薄的顶层硅（0.1m ）。 而SIMOX法由于氧注入条件的限制，只能制取薄硅层（0.10.

36、4m）和薄埋氧层（0.10.4m）材料。要获得厚的硅层，必须再进行外延，即采用ESIMOX法。 而Smart Cut法由于采用了键合工艺，则最适用于制备薄硅层（0.11m）和厚埋氧层材料。 ELTRAN法的适用范围最宽，可根据用户要求，提供从几十纳米到几十微米的硅层和埋氧层。,5-5-3 SiGeSi异质生长,硅是应用最广泛的元素半导体材料，其价格比较低廉，制作器件工艺相当成熟，但它是一种间接带隙材料，带隙宽度是一定的，因此它在光电领域的应用受到一定限制。 但随着外延技术和能带工程的发展，人们除了开展SOS、SOI研究外，还开展了在硅衬底上外延生长SiGe和-V族化合物材料及器件制作的研究，取得相当大的进展并形成称为硅基半导体的研究领域。,半导体的导带的最低能量状态和价带的最高能量状态不在 k 空间 (动量)的同一位置，则该半导体为“间接带隙半导体”。 因为一般半导体发光时要求有电子跃