数字电路考试总结.ppt

1、1,1,数字电路,主要内容： 1、数制与编码 2、逻辑代数 3、组合电路的分析与设计 4、时序电路的分析与设计,2,2,对于一个具有p位整数，n位小数的r（r2）进制数D，有,Dr = dp-1 . d1 d0 . d-1 . d-n,若 r=2, 则 D2,r 进制数左移1位相当于？ r 制数数右移2位相当于？,推广： D8 = d i 8i D16= d i 16i,数制与码制,r：基数,例：( 1011.01 )2 = ( )10,3,例：下面每个算术运算至少在某一种计数制中是正确的。试确定每个运算中操作数的基数可能是多少？ 41/3=13 66/6=11,3,数制与码制,4,4,二进制

2、八进制，二进制十六进制 方法：位数替换法,A3B.0D16 = ( )2 = ( )8,常用按位计数制的转换,F1C.A16 = ( )10,5,5,常用按位计数制的转换,十进制 其它进制 方法：基数乘除法 整数部分：除 r 取余，逆序排列 小数部分：乘 r 取整，顺序排列 例：( 125.125 )10 = ( )2,6,6,非十进制数的加法和减法,逢 r 进 1（r 是基数） 两个二进制数的算术运算 加法：进位 1 + 1 = 10 减法：借位 10 1 = 1,11010+10111 = ?,7,7,有符号数的表示,原码 最高有效位表示符号位（ 0 = 正，1 = 负） 零有两种表示（+

3、 0、 0） n位二进制表示范围： ( 2n-1 1) + ( 2n-1 1) 补码 n位二进制表示范围： 2n-1 + ( 2n-1 1) 零只有一种表示 反码,8,8,二进制的原码、反码、补码 正数的原码、反码、补码表示相同 负数的原码表示：符号位为 1 负数的反码表示： 符号位不变，其余在原码基础上按位取反 在 |D| 的原码基础上按位取反（包括符号位） 负数的补码表示：反码 + 1,有符号数的表示,( 11010 )补 = ( )10,9,有符号数的表示,符号数改变符号： 改变符号意味着符号数发生变化，相当于在原来的符号数前面加一个负号（-）； 符号数变化可以按三种表达方式（码制）变化

4、： 原码表达 改变最高位（符号位）； 反码表达 改变每一位；（取反） 补码表达 改变每一位，然后在最低位加1；（取补） 注意：取补操作忽略最高位的进位（保持位数不变）。,9,10,有符号数的表示,例：-2310=（ ）7位原码=（ ）8位补码 例：已知X补=010100， Y补=101010 ，求(X/2)8位补码， (Y/2) 8位补码， (-X) 8位补码， (-Y) 8位补码， (-2Y) 8位补码,10,例：已知 A补=1101，写出A和-A的8位原码、补码、反码。,11,11,加法：按普通二进制加法相加 减法：将减数求补，再相加 溢出 对于二进制补码，加数的符号相同，和的符号与加数的

5、符号不同。,二进制补码的加法和减法,12,已知8 位二进制数A、B 的补码表达为 A补=10110100, B补=00100111； 则A-B补=（ ）。 A）11011011 B）11001101 C）01110011 D）10001101,12,二进制补码的加法和减法,-A+B补=（ ）,对100 个符号进行二进制编码，至少需要（ ）位二进制编码。 A）6 B) 7 C) 8 D) 9,13,二进制编码,n位二进制串可以表达最多2n种不同的对象；表达m种不同对象至少需要 多少位二进制数据串？ 编码与数制的区别。 在数制表达中，二进制串表达具体数量，可以比较大小，小数点前的MSB和小数点后的

6、LSB的0通常可以去掉（有符号数除外）；在码制表达中，二进制串表达的是对象的名称，不能比较大小，MSB和LSB的0不能去掉。,13,14,二进制编码,BCD码 十进制数的二进制编码。 常用的： 1）有权码：8421 2）无权码：余3码 例： 47.810 = ?8421BCD= ?余3码 10001001.00118421BCD=?10,14,15,二进制编码,奇偶校验码（可靠性编码） 奇校验和偶校验的概念 例：若采用奇校验，信息码为01111011 的校验位为（ ）。 偶校验？,15,16,16,数字电路,主要内容： 1、数制与编码 2、逻辑代数 3、组合电路的分析与设计 4、时序电路的分析

7、与设计,1三种基本运算：与、或、非。 运算的优先顺序 例： ，当A=0，B=0，C=0时，求F的值。 2复合逻辑运算（电路符号） 与非运算： 或非运算 与或非运算 异或运算（性质） 同或运算,17,逻辑代数中的运算,18,已知有二输入逻辑门，输入A、B 与输出F, 若满足A=1, B=1 时, F=0，则A , B 与F 之间的逻辑关系可能是( )。 A 异或 B 同或 C 与非 D 或非,已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，这必定是（ ）逻辑门的波形。 A同或门 B异或门 C与非门 D无法判断,19,逻辑代数中的定理,1基本公式 证明方法： 完全归纳法（穷举） 递归法 2

8、异或、同或逻辑的公式 偶数个变量的“异或”和“同或”互补。 奇数个变量的“异或”和“同或”相等。 多个常量异或时，起作用的是“1”的个数，有奇数个“1”，结果为“1”。 多个常量同或时，起作用的是“0”的个数，有偶数个“0”，结果为“1”。,19,1000个“1”和999个“0”异或后再与999个“0”同或，结果是 。,1A=? 0A=?,20,20,几点注意,不存在变量的指数 AAA A3 允许提取公因子 AB+AC = A(B+C) 没有定义除法 if AB=BC A=C ?,没有定义减法 if A+B=A+C B=C ?,A=1, B=0, C=0 AB=AC=0, AC,A=1, B=

9、0, C=1,错！,错！,21,逻辑代数中的基本规则,21,代入定理： 在含有变量 X 的逻辑等式中，如果将式中所有出现 X 的地方都用另一个函数 F 来代替，则等式仍然成立。,XY + XY = X,(A+B)(A(B+C) + (A+B)(A(B+C) = (A+B),22,22,反演规则： 与或，0 1，变量取反 遵循原来的运算优先次序 不属于单个变量上的反号应保留不变 对偶规则 与或；0 1 变换时不能破坏原来的运算顺序（优先级） 对偶原理 若两逻辑式相等，则它们的对偶式也相等,逻辑代数中的基本规则,23,逻辑代数中的基本规则,23,例：写出下面函数的对偶函数和反函数 F = ( A(

10、B+C) + (C+D) )+AD,正逻辑约定和负逻辑约定互为对偶关系,一个电路，在正逻辑下的逻辑函数为AB+CD，则在负逻辑下，其对应的逻辑函数为( )。,24,逻辑函数的表示方法,一个逻辑函数可以有5种不同的表示方法：真值表、逻辑表达式、逻辑图、波形图和卡诺图。 要求：能够进行相互转换。 比如：写出某逻辑函数的真值表； 画出某函数的逻辑电路图； 已知某电路的波形图，写出该电路的真值表；,24,25,25,逻辑函数的标准表示法,最小项 n变量最小项是具有n个因子的标准乘积项 n变量函数具有2n个最小项 全体最小项之和为1 任意两个最小项的乘积为0,ABC ABC ABC ABC ABC AB

11、C ABC ABC,26,26,逻辑函数的标准表示法,最大项 n变量最大项是具有n个因子的标准和项 n变量函数具有2n个最大项 全体最大项之积为0 任意两个最大项的和为1,A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C,27,27,例：四个变量可以构成( )个最小项，它们之和是( )。最小项m5和m10相与的结果为（ ）。,例：n个变量构成的所有最小项之和等于（ ）；n 个变量所构成的所有最大项之积等于（ ）。,28,28,最大项与最小项之间的关系,(ABC) = A+B+C,Mi = mi,mi = Mi,标号互补,29,29,最大项与最小项之

12、间的关系,、 Mi = mi ； mi = Mi ；,、一个n变量函数，既可用最小项之和表示， 也可用最大项之积表示。两者下标互补。,、某逻辑函数 F，若用 P项最小项之和表示， 则其反函数 F 可用 P 项最大项之积表示， 两者标号完全一致。,30,已知逻辑函数 F=A+BC， 则与该函数对应的最小项列表表达式为F(A,B,C)= ( ) ，最大项列表表达式为F(A,B,C)= ( ),例：写出下列函数的反函数和对偶函数：,最大项与最小项之间的关系,31,逻辑函数的化简,什么是最简,卡诺图化简,公式法化简,32,公式法化简,并项法： 利用 AB+AB=A(B+B)=A 吸收法： 利用 A+A

13、B=A(1+B)=A 消项法： 利用 AB+AC+BC = AB+AC 消因子法：利用 A+AB = A+B 配项法： 利用 A+A=A A+A=1,33,卡诺图化简,步骤： 填写卡诺图 圈组：找出可以合并的最小项 保证每个圈的范围尽可能大、圈数尽可能少 方格可重复使用，但不要重叠圈组 读图：写出化简后的各乘积项 消掉既能为0也能为1的变量 保留始终为0或始终为1的变量,积之和形式： 0 反变量 1 原变量,思考：和之积形式？,34,最小积之和：圈1 最小和之积：圈0；F取非后圈1再取非。,例：求F1的最简与或表达式,例：求F的积之和的最简式及和之积的最简式。,卡诺图化简,35,35,某一逻辑

14、函数真值表确定后，下面描述该函数逻辑功能的方法中，具有唯一性的是（ ）。 该逻辑函数的最简与或式 该逻辑函数的积之和标准型 该逻辑函数的最简或与式 该逻辑函数的和之积式,卡诺图化简,对于一个逻辑函数，下列哪个说法是正确的（ )。 a) 最简表达式可能是和之积也可能是积之和形式 b) 最简表达式就是最简积之和表达式 c) 最简表达式就是最简和之积表达式 d) 最简积之和与最简和之积一样简单,36,非完全描述逻辑函数及其化简,无关项 约束项：不可能出现的取值组合所对应的最小项； 任意项：出现以后函数的值可任意规定的取值组合所对应的最小项； 无关项：约束项和任意项的统称。 非完全描述逻辑函数 具有无

15、关项的逻辑函数,36,37,非完全表述逻辑函数的化简 无关项既可以作为“0”处理，也可以当作“1”处理 注意：卡诺图画圈时圈中不能全是无关项；不必为圈无关项而画圈。 例：F=AD+BCD+ABCD，输入约束条件AB+AC=0 最小积？最小和？,37,非完全描述逻辑函数及其化简,38,38,数字电路,主要内容： 1、数制与编码 2、逻辑代数 3、组合电路的分析与设计 4、时序电路的分析与设计,39,组合电路的设计,真值表 或 函数式,用门电路,用MSI组合电路或PLD,40,举 例,用74x138实现,3-8 译码器74x138,译码器可用作最小项或最大项的发生器,用译码器和逻辑门实现逻辑函数,

16、F = (X,Y,Z) (0,3,6,7) = (X,Y,Z) (1,2,4,5),对于二进制译码器：Yi = EN mi 当使能端有效时，Yi = mi 对低电平有效输出：Yi_L = Yi 当使能端有效时，Yi_L = mi = Mi,用译码器和逻辑门实现逻辑函数,Z Y X,F = (X,Y,Z) (0,3,6,7),当使能端有效时 Yi = mi,用译码器和逻辑门实现逻辑函数,Z Y X,F = (X,Y,Z) (0,3,6,7),45,多路复用器（multiplexer）,又称多路开关、数据选择器（缩写：mux） 在选择控制信号的作用下， 从多个输入数据中选择其中一个作为输出。,En

17、able 使能,Select 选择,数据输出（1位）,46,S0 S1 S2,47,八路数据选择器构成的电路如图所示，写出该电路的真值表及实现的逻辑函数表达式。,48,举 例,用与或两级门电路实现下面电路功能,二选一多路复用器 （Y=SD1+SD0）,实现逻辑功能？,49,分析，已知电路输入X=X1X0，输出Y=Y4Y3Y2Y1Y0，求X和Y的关系。,49,举 例,若X为2位二进制整数，要实现Y=5X呢？,若X=X3X2X1X0为4位二进制数，要实现Y=5X？,50,冒险,产生原因： 静态冒险： 静态1型冒险：或门输入端同时向相反方向变化，导致0尖峰。逻辑表达：A+A； 静态0型冒险：与门输入

18、端同时向相反方向变化，导致1尖峰。 逻辑表达：AA； 判断方法：（对与或结构电路中的静态1型冒险） 卡诺图中的相切现象：若某一“与项”中的一个最小项与另一“与项”中的一个最小项相邻，则可能会出现冒险； 消除： 对于相切边界，增加一致项（冗余项），消除相切现象； 将上述相邻的最小项合并为新的“与项”，则可起到抑制冒险的作用；,50,51,1) 写出下面电路的逻辑表达式； 2）找出电路的所有静态冒险。,按照逻辑式 实现的电路存在静态冒险，能够实现同样功能的无冒险电路对应的逻辑表达式为 。,52,52,数字电路,主要内容： 1、数制与编码 2、逻辑代数 3、组合电路的分析与设计 4、时序电路的分析与

19、设计,若JK 触发器原态为“1”，控制输入J=K=1，当有效时钟作用后状态Q*=（ ）。,54,时钟同步状态机结构,下一状态：F（当前状态，输入） 输出：G（当前状态，输入）,状态存储器：由激励信号得到下一状态,激励方程 驱动方程,输出方程,转移方程,MEALY（米立）型 MOORE（摩尔）型,55,55,试分析下图所示电路的逻辑功能。 分析时钟同步状态机。写出激励方程式、输出方程式、转移表，以及状态/输出表。（状态Q1 Q2=0011使用状态名AD）。 假设机器的起始状态为00，请写出当输入X=110011时的输出序列Z。,56,56,计数器：,例：在某计数器的输出端观察到下图所示的波形，试确定该计数器的模。,某自然二进制加法计数器，其模为16，初始状态为0000，则经过2008个有效计数脉冲后，计数器的状态为（ ）。 (a) 0110