微机原理1译码中断.ppt

1、5 微机和外设的数据传输（含第七章8259A）,本章学习要点： 1、理解接口电路的主要功能；接口与端口的概念 2、理解为什么要使用地址译码器；掌握译码器设计 3、理解CPU与外设之间的数据传送（控制）方式 4、理解中断和DMA的基本概念及特点 5、掌握对8259A的初始化方法（书第七章） 6、掌握8259A与CPU的连接方法,5 微机和外设数据传输的控制方式 5.1 基本概念 一、接口电路所处地位,AB,DB,CB,CPU,I/O 接口,I/O 设备,端口,数据,控制,状态,二、接口电路的主要功能 1、匹配主机与外设的速度 2、数据格式转换（如：串并） 3、电平转换（如：RS232信号） 4、

2、数字量与模拟量之间信号变换 5、传送主机命令，反映设备工作状态 6、识别和指示数据传送的地址 7、数据输入输出,5.1 基本概念,三、接口与端口的概念 1、接口：主机与外设之间的连接电路 2、端口：接口电路中可寻址的寄存器 在微机系统中，I/O端口也称作I/O通道。每个端口都有唯一的地址码，称之为端口地址。 四、CPU与输入输出设备之间的信号 1、数据信息 数字量、模拟量、开关量 2、状态信息 如：打印机的 READY、BUSY 信号 3、控制信息 STB、以数据形式出现的各类控制字等,5.1 基本概念,五、接口部件的端口 端口也相应分为数据端口、状态端口、控制端口，分别用于存放数据信息、状态

3、信息、控制信息 。,5.1 基本概念,5.2 端口地址与译码 一、I/O端口编址方式,1、 I/O端口与存储器统一编址方式 在单总线体系结构中，不论CPU与存储器之间，还是CPU与I/O端口之间进行信息交换，使用的是同一组地址线和数据线，这样可以把I/O端口寄存器的地址号看作是存储区域中的一部分，可以使用访问内存的（MOV）指令对I/O端口操作。 优点：可使用存储器寻址方式对端口寻址，寻址方式灵活。 缺点：I/O端口地址占用存储器地址空间。,2、I/O端口独立编址方式 存储器与I/O端口分别编址。虽然地址重叠，但可以使用不同的指令来区分，对端口操作使用IN/OUT指令（产生IOR 、IOW 信

4、号）。在8086/8088系统中采用这一方式。 直接寻址时，采用8位地址，对端口的最大寻址范围为 0FFH。若使用DX寄存器间接寻址，则对端口的最大寻址范围为0FFFFH。 优点：I/O端口地址不占用存储空间。指令地址较短，所需译码硬件较少。指令格式较短，执行时间也短。 缺点：对端口的寻址方式较少。,5.2 端口地址与译码,PC/XT及AT系统提供了16根地址线，寻址空间可达64K，但PC机中仅使用10根地址线A9 A0 ，所以PC机使用了1024（1K）个端口地址。A9=0 （低512K）为系统板上芯片所使用的地址空间，A9=1 （高512K）为I/O扩展槽上适配卡所使用的地址空间。设计接口

5、卡时不应使用系统已占用的地址空间，可使用IBM-PC机留作实验卡的地址空间0300H031FH。,小知识：,系统板上接口芯片的端口地址 I/O芯片名称 端口地址 DMA控制器1 00001FH DMA控制器2 0C00DFH DMA页面寄存器 08009FH 中断控制器1 02003FH 中断控制器2 0A00BFH 定时器 04005FH 并行接口芯片（键盘接口） 06006FH CMOS 07007FH 协处理器 0F00FFH,小知识：,扩展槽上接口控制卡的端口地址 I/0接口名称 端口地址 游戏控制卡 20020FH 并行口控制卡1 37037FH 并行口控制卡2 27027FH 串行

6、口控制卡1 3F83FFH 串行口控制卡2 2F02FFH 原型插件板（用户可用） 30031FH 同步通信卡1 3A03AFH 同步通信卡2 38038FH 单显MDA 3B03BFH 彩显CGA 3D03DFH 彩显EGG/VGA 3C03CFH 硬驱控制卡 1F01FFH 软驱控制卡 3F03F7H PC网卡 36036FH,小知识：,高位地址与控制信号组合用于地址译码，产生片选信号，实现片间寻址 。低位地址不参与地址译码，仅用于对片内端口的寻址，实现对片内的寄存器寻址，即选择片内不同的端口 。,二、I/O地址分配原则,1、固定式地址译码 “固定式”是指译码电路设计完成后，接口中用到的端

7、口地址不能改变。 例1：使用74LS20/30/32和74LS04设计I/O端口地址为2F8H 的只读译码电路。 地址线： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 二进制： 1 0 1 1 1 1 1 0 0 0 十六进制： 2 F 8,三、地址译码器设计,译码电路输入： 地址线: 10根，A9A0=1011111000 B， 地址值：2F8H 控制线：AEN# =0 、 IOR# =0（读有效） 译码电路输出：Y=0 为译码选中。,三、地址译码器设计,三、地址译码器设计,三、地址译码器设计,例2：由或非门和与非门构成的译码电路,三、地址译码器设计,例3：由74LS138构

8、成的译码电路 对于前面讲的译码器只能译出一个端口地址，不能适于端口地址较多的情况。为此，可以使用某些专用译码芯片进行设计，比如74LS138。,三、地址译码器设计,2、可选式地址译码器,三、地址译码器设计,练习： 某芯片需要的片选信号地址为2F02F7H，请使用74LS138设计满足要求的地址译码器。,？,地址线： A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 二进制： 1 0 1 1 1 1 0 0 0 0 十六进制： 2 F 0,四、CPU与外设之间的数据传送（控制）方式,后面章节将会详细介绍,5.3 程序方式 1、无条件传送方式 在该方式下，要求外设随时可以和CPU交换数据

9、。比如LED显示、开关量输出等。,74LS273,5.3 程序方式 1、无条件传送方式 在该方式下，要求外设随时可以和CPU交换数据。比如LED显示、开关量输出等。,MOV DX，PORT ；端口地址为PORT MOV AL，DATA ；显示数据为DATA OUT DX，AL ；发送数据,无条件传送方式的工作原理图（P203 图5.2）,5.3 程序方式,输出数据端口的典型结构,简单接口电路,5.3 程序方式,简单接口电路,5.3 程序方式,2、条件传送方式（查询方式）,5.3 程序方式,查询方式输入的接口电路：（见书P204，有错）,读状态 读数据,74LS125,5.3 程序方式,查询方式

10、输出的接口电路：（见书P205）,读状态 写数据,5.3 程序方式,5.4.1 中断技术概述 一、什么是中断？ 中断是指CPU在正常运行时，由于内部、外部事件或由程序预先安排引起CPU暂时停下现行程序，转到预先安排好的相应中断服务程序中去执行，待执行完中断服务程序后，再返回被暂停的程序中继续执行，这个过程称为中断。,5.4 中断技术,5.4.1 中断技术概述,二、为什么要使用中断？ 通常外设工作速度比CPU慢的多，对于查询方式需要不断地检测外设是否“准备好”，CPU等待时间较长，真正用于传送数据的时间相对较少，为了提高CPU的工作效率和满足实时性要求便引出了中断数据传送方式。 中断控制方式是微

11、处理器利用其中断机构控制CPU与外部设备的数据交换，主要是用来解决快速CPU和慢速外设的矛盾。,三、中断系统的主要特点是： 随机性 - NMI、INTR 并行操作 - CPU、外设 实时操作- 中断与查询比较 分时操作 - 中断优先级 故障处理 - NMI 对于紧急事件的处理,5.4.1 中断技术概述,四、中断方式输入接口电路（见书 P210 图 5.6 ）,5.4.1 中断技术概述,五、中断响应过程,（P211图5.7）,5.4.1 中断技术概述,六、中断优先级问题的解决方法 在系统中通常含有多个中断源，如果同时提出中断请求，CPU先响应哪一个呢？是哪一个提出的中断请求呢？对于这一问题的解决

12、方法有查询方式、菊花链法（串行排队法）、专用硬件方式三种。 1、查询方式 其原理是：将多个中断申请信号相“或”， 产生一个共同的中断请求信号送CPU，CPU中断响应后进入中断处理程序，由中断处理程序查询是哪个设备发出的中断申请，对设备的查询是顺序进行的，这样一来先查询的设备具有最高优先级，而最后被查询的设备优先级最低。 优点：节省硬件、设备中断优先级可以由软件改变 缺点：从中断响应到进入中断处理的时间较长。,5.4.1 中断技术概述,5.4.1 中断技术概述,菊花链中断的特点： 菊花链方式的优点是响应速度快，但连接固定中断优先级不易调整。 既要具有硬件速度快的特点，又能进行编程控制，这就需要采

13、用专用硬件方式。这也是微机中常采用的方式。 3、专用硬件方式 如：8259A中断控制器芯片，至于目前采用这种方式的专用中断接口芯片8259A，下面的章节将具体介绍。,5.4.1 中断技术概述,5.4.2 中断控制器 8259A,一、8259A的引脚 （P270） 8259A可编程中断控制器采用NMOS 工艺制造，使用单5V电源供电，双列直插式28引脚芯片，其外部引脚如图所示：,一、8259A中断控制器的引脚,1、CAS0 CAS2：3根级联线，主片为输出端、从片为输入端。 2、SP# /EN# ：主从设备的设定/缓冲器读写控制端，双向。 在非缓冲方式，为输入端，用于指定8259A是主控制器，还

14、是从控制器。（1 主片；0 从片）。 在缓冲方式，用作输出线，控制总线收发器（8286的OE端）的接收和发送。（P24 图2.9）, 优先级排队管理。 接收和扩充外部设备的中断请求。 提供中断类型号。 进行中断请求的屏蔽与开放 一片8259A可以管理8级中断，使用9片8259A构成64级的主从中断管理系统。此外8259A还具有多种工作方式，可以通过编程来选择。,二、 中断控制器 8259A的基本功能,三、8259A的内部结构（参考P272 图7.2）,三、8259A的内部结构（参考P272 图7.2）,四、8259A与CPU的连接,（1）全嵌套方式 在此方式下，8259A的中断请求输入端引入的

15、中断请求具有固定的优先级顺序，IR0优先级最高，IR1次之依次类推，IR7最低。在某个级别的中断请求正在被服务期间，8259A将禁止同级或较低级的中断请求，但允许高优先级的中断打断低优先级的服务，实现中断嵌套。该方式是默认的工作方式。,五、8259A的优先级工作方式,（2）特殊全嵌套方式 中断请求的优先级仍然按07进行处理，0级中断优先级最高，依次降低，但它可以响应同级中断。 多个8259A进行级联时，主片必须工作在特殊全嵌套方式，从而保证从片中更高优先级的中断请求得以响应，从片可以工作在全嵌套方式或优先级循环方式。,五、8259A的优先级工作方式,（3）优先级自动循环方式 初始优先级顺序固定

16、，IR0优先级最高，从IR0IR7依次降低，当某一优先级中断被响应后，则自动把该优先级降为最低。 例如：IR0被响应后其优先级顺序为IR1IR7、IR0，然后再响应IR4则优先级顺序变为IR5、IR6、IR7、IR0、IR1IR4。,五、8259A的优先级工作方式,（4）优先级特殊循环方式 与上不同的是,在初始循环中最低优先级可以通过编程来指定。比如指定IR5最低，则初始优先级顺序为IR6，IR7，IR0IR5。,五、8259A的优先级工作方式,六、多片8259构成的主从式级连中断系统,书：P292 图 7. 6 给出的主从式中断系统,（1）普通屏蔽方式 在该方式下，8259A的每一个中断请求

17、输入端IRi ，都可以通过编程的方法，将中断屏蔽寄存器IMR中的对应位Di置1，把该级中断请求屏蔽掉，使外设的中断请求信号不能送往CPU。,七、8259A屏蔽中断源的方式,IMR,（2）特殊屏蔽方式 与普通屏蔽方式相比，在特殊屏蔽方式下，通过编程对屏蔽寄存器中某一位进行置位时，不但使对应的该级中断被屏蔽，而且还会自动清除中断服务寄存器ISR中的对应位。这样所有未被屏蔽的优先级中断请求（较高的和较低的）均能在某个中断过程中得到响应，即低优先级别的中断可以进入正在服务的高优先级别中，从而可以在中断服务程序执行期间动态地改变系统的优先级结构。,七、8259A屏蔽中断源的方式,1、什么是中断处理的方式

18、？ 当 8259A响应某一级中断而为其服务时，中断服务寄存器ISR的相应位置l，当有更高级的中断请求进入时，ISR的相应位又要置l。因此，中断服务寄存器ISR中可以有多位同时置l。在中断服务结束时，ISR的相应位应清零，以便再次接收同级别的中断。使ISR的相应位清零的方法就是“结束中断的处理方式” 。这里的“中断结束”是指8259A结束中断的处理，而不是CPU结束执行中断服务程序。 2、8259A中断结束的处理方式（3种情况）：,八、结束中断处理的方式,（1）中断自动结束方式 在该方式下，若某中断请求被响应，则在第二个中断响应信号INTA结束时，8259A会自动将ISR寄存器中相应的位清零。中断服务程序结束时，不需要向8259A送EOI命令，这是一种最简单的结束方式。 它存在一个明显的缺点，某级中断被响应后，由于在8259A中没有留下任何标志，在执行中断服务程序期间，如果有新的中断请求发生，只要CPU允许中断，不管出现的中断级别如何，都将打断正在执行的中断服务程序，这显然是不合理的。因此，这种方式只适于不会发生中断嵌套的情况下使用。,八、结束中断处理的方式,（2