电子技术第8、9章数字电路.ppt

1、1. 掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路、CMOS门电路的特点。,3. 会分析和设计简单的组合逻辑电路。,理解加法器、编码器、译码器等常用组合逻辑 电路的工作原理和功能。,本章要求：,2. 会用逻辑代数的基本运算法则化简逻辑函数。,第8章 门电路和组合逻辑电路,模拟信号：随时间连续变化的信号,8.1 引言,1. 模拟信号,2. 脉冲信号 是一种跃变信号，并且持续时间短暂。,如：,脉冲信号的部分参数：,实际的矩形波,数字电路的特点,电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，

2、均采用正逻辑。,1,0,高电平,低电平,正逻辑和负逻辑,8.2 基本门电路,逻辑门电路是数字电路中最基本的逻辑元件。 所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。 门电路的输入和输出之间存在一定的逻辑关系(因果关系)，是用以实现逻辑关系的电子电路，所以门电路又称为逻辑门电路。,门电路的基本概念:,基本逻辑关系为“与”、“或”、“非”三种。,下面通过例子说明逻辑电路的概念及“与”、“或”、“非”的意义。,逻辑表达式：F= A B,8.2.1 与门电路,“与”逻辑关系是指当决定某事件的条件全部具备时，该事件才发生。,B,A,二极管与门电路,“与”门电路,B,L,A,8.2.2.

3、 或门电路,“或”逻辑关系是指当决定某事件的条件之一具备时，该事件就发生。,逻辑表达式： F = A + B,或门逻辑符号,A,B,Y,C,或门电路,8.2.3. 非门电路,“非”逻辑关系是否定或相反的意思。,L,A,R,非门电路,8.2.4 与非门电路,有“0”出“1”，全“1”出“0”,或非门电路,有“1”出“0”，全“0”出“1”,&,F,E,B,A,逻辑符号, 0 高阻,表示任意态,三态输出“与非”门,输出高阻,功能表,逻辑代数（又称布尔代数），它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，但变量的取值只有“0”，“1”两种，分别称为逻辑“0”和逻辑“1”。这里

4、“0”和“1”并不表示数量的大小，而是表示两种相互对立的逻辑状态。,8.4 逻辑函数及其化简,（1）基本律,8.4.1 逻辑代数的基本运算规则,（2） 交换律,2. 逻辑代数的基本运算法则,普通代数 不适用！,（3）结合律,（4）分配律,（5）吸收律,对偶关系： 将某逻辑表达式中的与( )换成或 (+)，或(+)换成与( )，得到一个新的逻辑表达式，即为原逻辑式的对偶式。若原逻辑恒等式成立，则其对偶式也成立。,证明：,A+AB = A,（6）德摩根定理（反演律）,8.4.3 逻辑函数的化简,化简方法：,公式法,例题 P368,例5-2用逻辑代数化简下列逻辑式 例5-3用逻辑代数化简图5-36（

5、a）所示的逻辑电路,例1：,化简,附加例题：应用逻辑代数运算法则化简,（1）并项法,（2）配项法,例3：,化简,（3）加项法,（4）吸收法,吸收,例5：,化简,吸收,吸收,吸收,吸收,8.5 组合逻辑电路,组合逻辑电路框图,8.5.1 组合逻辑电路的分析,(1) 根据逻辑图写出逻辑表达式；,(2) 运用逻辑代数将逻辑式变换或化简；,(3) 列出真值表；,(4) 分析逻辑功能。,已知逻辑电路,确定,逻辑功能,分析步骤：,(1) 写出逻辑式,例 8.4：分析下图的逻辑功能,.,化简,(2) 列逻辑状态表,(3) 分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门

6、”) ,可用于判断各输入端的状态是否相同。,逻辑式,8.5.2 组合逻辑电路的设计,设计步骤如下：,例8.5 有一种在数字电路中应用很广的电路，称为异或门。它有两个输入端，仅当两个输入相异时，输出才为1，试求这种电路的真值表，逻辑表达式和逻辑图。,解（1）由逻辑要求列真值表,(2) 写出逻辑表达式,逻辑式,(3) 画出逻辑图,例8.6 如果有三个人进行表决，同意为1，不同意为0，其表决结果若有两个人以上赞同时，可认为通过。这是一个判决电路，试求这一电路表达式，并且组成逻辑电路。,解： 设三个人为A、B、C，表决结果为F。,由逻辑要求列出真值表,真值表,解：三个输入A、B、C中，两个以上为1的情

7、况，只有四种，列出逻辑表达式：,运用逻辑代数将表达式化简,画出逻辑图如图所示：,8.6.1 加法器,二进制,十进制：09十个数码，“逢十进一”。,8.6 组合逻辑电路应用 在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的基本结构、工作原理和使用方法。,在数字电路中，为了把电路的两个状态 (“1”态和“0”态)与数码对应起来，采用二进制。,二进制：0，1两个数码，“逢二进一”。,加法器,加法器: 实现二进制加法运算的电路,进位,不考虑低位 来的进位,要考虑低位 来的进位,半加器,半加：实现两个一位二进制数相加，不考虑来自低位

8、的进位。,半加器：,半加器逻辑状态表,逻辑表达式,半加器,全加器,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,全加器：,(1) 列逻辑状态表,(2) 写出逻辑式,A B C S C0,0 0 0 0 0,0 0 1 1 0,0 1 0 1 0,0 1 1 0 1,1 0 0 1 0,1 0 1 0 1,1 1 0 0 1,1 1 1 1 1,8.6.2 编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。,n 位二进制代码有 2n 种组合，可以表示 2n 个信息。,要表示N个信息所需的二进制代码应满足 2n N,列编码表： 四

9、位二进制代码可以表示十六种不同的状态，其中任何十种状态都可以表示09十个数码，最常用的是8421码。,写出逻辑式并化成 “与非”门,画出逻辑图,8.6.3 译码器,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,5.10.1 二进制译码器,状 态 表,例：三位二进制译码器（输出高电平有效）,写出逻辑表达式,逻辑图,74LS138型译码器引脚及逻辑关系,GND,G1,C,B,A,+UCC,10,9,16,15,14,13,12,11,74LS138,G1,其余为1,其余为1,其余为1,其余为1,其余为1,其余为1,其余为1,其余为1,显示器,在数字电路中，常常需要把运算结果用十进制

10、 数显示出来，这就要用显示器。,1 1 0 1 1 0 1,低电平时发光,高电平时发光,七段显示译码器状态表,七段译码显示器,动画,第9章 触发器和时序逻辑电路,主从JK 触发器,维持阻塞D 触发器,触发器逻辑功能转换,基本RS 触发器,同步RS 触发器,9.1 双稳态触发器,特点： 1、有两个稳定状态“0”态和“1”态； 2、能根据输入信号将触发器置成“0”或“1”态； 3、输入信号消失后，被置成的“0”或“1”态能 保存下来，即具有记忆功能。,双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。,9.1.1 基本RS 触发器,两互补输出端,两输入端,Q,.,&,.,反馈

11、线,B,触发器输出与输入的逻辑关系,设触发器原态为“1”态。,1,0,1,0,设原态为“0”态,1,1,0,触发器保持“0”态不变,复位,0,设原态为“0”态,1,1,0,0,设原态为“1”态,0,0,1,触发器保持“1”态不变,置位,1,设原态为“0”态,0,0,1,1,设原态为“1”态,0,0,1,触发器保持“1”态不变,.,1,1,0,若A先翻转，则触发器为“0”态,“1”态,若先翻转,基本 RS 触发器状态表,逻辑符号,9.1.2 同步 RS 触发器,时钟脉冲,当CP=0时,0,R，S 输入状态 不起作用。 触发器状态不变,当 C P= 1 时,1,打开,触发器状态由R，S 输入状态决

12、定。,打开,当 C P= 1 时,1,打开,(1) S=0, R=0,触发器状态由R，S 输入状态决定。,打开,1,1,0,(2) S = 0, R= 1,(3) S =1, R= 0,1,Q=1,Q=0,(4) S =1, R= 1,同步RS触发器状态表,CP高电平时触发器状态由R、S确定,跳转,例：画出同步 RS 触发器的输出波形,同步 RS状态表,CP高电平时触发器状态由R、S确定,存在问题：,时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。,克服办法：采用 JK 触发器或 D 触发器,9.1.3 主从JK触发器,1.电路结构,从触发器,主触发器,反馈线,R,

13、S,CP,F从,Q,CP,2. 工作原理,F主打开,F主状态由J、K决定，接收信号并暂存。,F从封锁,F从状态保持不变。,CP,R,S,F从,Q,CP,F主,J,K,CP,CP,状态保持不变。,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,F从打开,F主封锁,CP,CP高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。,要求CP高电平期间J、K的状态保持不变。,C低电平时,F主封锁J、K不起作用,CP,CP,分析JK触发器的逻辑功能,(1)J=1, K=1,设触发器原态为“0”态,主从状态一致,CP,(1)J=1,K=1,设触发器原态为“1

14、”态,为“？”状态,J=1, K=1时，每来 一个时钟脉冲，状 态翻转一次，即具 有计数功能。,(1)J=1, K=1,跳转,CP,(2)J=0，K=1,设触发器原态为“1”态,设触发器原态为“0”态,CP,(3)J=1，K=0,设触发器原态为“0”态,设触发器原态为“1”态,CP,(4)J=0，K=0,设触发器原态为“0”态,CP,结论：,CP高电平时F主状态由J、K决定，F从状态不变。,3. JK触发器的逻辑功能,Qn,1,0 0,1 1,1 0,0,0 1,CP高电平时F主状态由J、K决定，F从状态不变。,(保持功能),(置“0”功能),(置“1”功能),(计数功能),CP下降沿触发翻转

15、,例：JK 触发器工作波形,基本R-S触发器,导引电路,9.1.4 维持阻塞 D 触发器,1.电路结构,反馈线,跳转,2.逻辑功能,（1）D = 0,1,0,当CP= 0时,0,当CP = 1时,0,1,封锁,在CP= 1期间，触发器保持“0”不变,2.逻辑功能,（1）D = 1,0,1,当CP= 0时,1,当CP= 1时,0,1,封锁,在CP= 1期间，触发器保持“1”不变,封锁,上升沿触 发翻转,CP上升沿前接收信号，上降沿时触发器翻转，（ 其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1 =Dn；上升沿后输入 D不再起作用，触发器状态保持。 即(不会空翻),结论：,例

16、：D 触发器工作波形图,9.1.5 触发器逻辑功能的转换,1. 将JK触发器转换为 D 触发器,仍为下降沿 触发翻转,2. 将JK触发器转换为 T 触发器,当J=K时，两触发器状态相同,3. 将 D 触发器转换为 T触发器,触发器仅具有计数功能,即要求来一个CP， 触发器就翻转一次。,电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。,时序逻辑电路的特点：,上述介绍双稳态触发器，它是构成时序电路的基本逻辑单元。,9.2 时序逻辑电路分析,寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由

17、触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n个触发器。,9.3 寄存器,清零,写入指令,并行输出方式,&,&,&,&,Q,Q,Q,Q,状态保持不变,9.3.1 并行寄存器,9.3.2 移位寄存器(串行输入、串行或并行输出),不仅能寄存数码，还有移位的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,寄存器分类,并行输入/并行输出,串行输入/并行输出,并行输入/串行输出,串行输入/串行输出,寄存数码,下图是用JK触发器组成的移位寄存器,D,1011,1,Q,1011,1,0,1,1,J,K,F3,数据依次向左移动，称左移寄

18、存器，输入方式为串行输入。,Q,Q,Q,动画,再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。,串行输出方式,动画,左移寄存器波形图,1,1,1,1,1,1,0,待存数据,1011存入寄存器,从Q3取出,四位左移移位寄存器状态表,1,2,3,1,0,1,并 行 输 出,再继续输入四个移位脉冲,从Q3端串行输出1011数码,右移移位寄存器,9.4 计数器,计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,9.4.1 二进制计数器,按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数

19、功能的触发器。,A. 异步二进制加法计数器,异步计数器：计数脉冲CP不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。,二 进 制 数 Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脉冲数 (CP),二进制加法计数器状态表,从状态表可看出： 最低位触发器来 一个脉冲就翻转 一次，每个触发 器由 1变为 0 时， 要产生进位信号, 这个进

20、位信号应 使相邻的高位触 发器翻转。,当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.,清零,四位异步二进制加法计数器,在电路图中J、悬空表示J、K=1,下降沿 触发翻转,异步二进制加法器工作波形,每个触发器翻转的时间有先后，与计数脉冲不同步,以三位为例,B. 同步二进制加法计数器,异步二进制加法计数器线路联接简单。 各触发器是逐级翻转，因而工作速度较慢。,同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。,同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。,二 进 制 数 Q2 Q1 Q0,0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0,脉冲数 (CP),二进制加法计数器状态表,最低位触发器F0每来一个脉冲就翻转一次；,F1：当Q0=1时，再来一个脉冲则翻转一次；,F2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。,四位二进制同步加法计数器级