超大规模集成电路秋段成华老师第三次作业

1、最新资料推荐assignment 31. using hspice and tsmc 0.18 mcmos technology model with 1.8 v power supply, plot the subthreshold current i dsub versus vbs, and the saturation current idsat versus vbs for an nmos device with w=400 nm and l=200 nm. specify the range for vbs as 0 to 2.0 v. explain the results.ids

2、ub和vbs的图如下图所示idsat versus vbs如下图所示：从图中可以看出，随着 v bs的增加 i ds在逐渐减小，其中亚阈值区域电流越来越接近 0，从而使得 nmos 的阈值电压上升， 原先的阈值电压出在亚阈值趋于应有电流，但是现在已经没有了。这主要是因为当在源与体之间加上一个衬底偏置电压 vsb时，使得源极与衬底之间形成的寄生二极管正向导通， 产生一个漏电流，使得 i ds减小。同时，它使强反型所要求的表面电势增加并且变为,从而使得 nmos 导通所需要的阈值电压增大，验证了衬偏调制效应。阈值电压比没有衬偏的大。1最新资料推荐* spice input file: proble

3、m.sp id-vbs.param supply=1.8 * set value of vdd.libc:synopsyshspice_a-2007.09tsmc018mm018.l tt * set 0.18um library.opt scale=0.1u* set lambda*.model pch pmos level=49 version=3.1*.model nch nmos level=49 version=3.1mn vdd gaten gnd bn nch l=2 w=4 ad=20 pd=4 as=20 ps=4vdd vdd 0 supplyvgsngaten gnddc

4、vbsnbngnddc.dc vbsn 0 -2 -0.05vgsn 0.6 1.8 0.2.printdci1(mn).end2.using hspice and tsmc 0.18 um cmos technology model with 1.8 v power supply, plot log ids versus vgs while varying vds for an nmos device with l=200 nm, w=800 nm and a pmos with l=200 nm, w= 2 m. explain the results.图中红线表示 nmos 的i ds对

5、v gs的曲线，从图中可以看出， 随着 v gs的增大 i ds 的电流先为 0，到后来逐渐增大，最后 ids对 v gs的关系接近一个线性变化，且 nmos 的导通电压约为 0.43v，当 v gs=0.43v的时候 nmos 导通。从图中可以看出，随着 v ds的增大，相同 v gs下ids在逐渐大，且增大比例越来越小，最后ids基本达到一个恒定值， 约为 475ua。图中黄线表示 pmos的i ds对v gs的曲线，从图中可以看出， 随着 -v gs的增大 ids的电流先为 0，到后来逐渐增大， 最后 i ds 对 vgs的关系接近一个线性变化，且 pmos的导通电压约为 -0.45v，

6、当vgs=-0.45v的时候 pmos导通。从图中可以看出，随着 -v ds的增大，相同 v gs 下 ids在逐渐大，且增大比例越来越小，最后 i ds基本达到一个恒定值，约为2最新资料推荐428ua。* spice input file: bsim3demo1.sp id-vds.param supply=1.8 * set value of vdd.libc:synopsyshspice_a-2007.09tsmc018mm018.l tt * set 0.18um library.opt scale=0.1u* set lambda*.model pch pmos level=49 v

7、ersion=3.1*.model nch nmos level=49 version=3.1mn drainn gaten gnd gnd nchl=2 w=8 ad=40 pd=8 as=40 ps=8mp drainp gatep vdd vdd pch l=2 w=20 ad=100 pd=20 as=100 ps=20vdd vdd 0 supplyvgsngaten0dcvdsndrainn0dcvgspvdd gatepdcvdspvdd drainpdc.dc vgsp 0 supply supply/40 vdsp0 supply supply/10.dc vgsn 0 su

8、pply supply/40 vdsn0 supply supply/10.printdci1(mp).printdci1(mn).end3. the figure below shows two implementations of mos inverters. the first inverter uses only nmos transistors and m2 acts as， a pull-up (or load) device with w/l = 0.3 m /0.2 m.a. show the pull-up device in the first case is in sat

9、uration or cutoff during normal operation.b. use hspice to obtain the two vtcs. for tmsc 0.18 mcmos technology, the source/drain extensions y(d /ys) are 0.5mfor the pmos.c. find voh, vol, vih , vil , vm, nml and nmh for each inverter and comment on3最新资料推荐the results. how can you increase the noise m

10、argins and reduce the undefined region?d. comment on the differences in the vtcs, robustness, and regeneration of each inverter.a.对于 m2 的nmos 管来说，,当,所以则始终成立， nmos 如果工作，始终工作在饱和区，增大到 1.8v-m2管截至，所以m2管要么处于饱和区， 要么截至。,b.第一个电路的 vtc 图：* spice input file: bsim3demo1.sp id-vds.param supply=1.8 * set value of

11、vdd.lib c:synopsyshspice_a-2007.09tsmc018mm018.l tt * set 0.18um library.opt scale=0.1u* set lambda*.model pch pmos level=49 version=3.1*.model nch nmos level=49 version=3.1.options list node post measout4最新资料推荐mnvout vin 0 0 nchl=2 w=6 ad=30 pd=6 as=30 ps=6mn1 vddvdd vout 0 nchl=2 w=3 ad=15 pd=3 as

12、=15 ps=3vdd vdd0 supplyvgsnvin 0 dc.dc vgsn supply 0 supply/40.op.printv(vout).end第二个电路的 vtc 图：* spice input file: bsim3demo1.sp id-vds.param supply=1.8 * set value of vdd.lib c:synopsyshspice_a-2007.09tsmc018mm018.l tt * set 0.18um library5最新资料推荐.opt scale=0.1u* set lambda*.model pch pmos level=49

13、version=3.1*.model nch nmos level=49 version=3.1.options list node post measoutmnvout vin gnd gnd nchl=2 w=3 ad=15 pd=3 as=15 ps=3mpvout vin vdd vdd pchl=2 w=6 ad=30 pd=6 as=30 ps=6vdd vdd0 supplyvin vin 0 dc.dc vin 0 supply supply/40.op.printv(vout).endc.第一个图、第二个图、。如果要增大反相器的噪声容限，减小中间的没有定义趋于的范围， 那我们需要减小 v m 处的斜率g，即使得增大，由于与v m成反比，所以我们要减小 v m ,由于，所以我们可以通过减小 vdd来减小 v但是v dd不能太小，会使器m ,件的稳定型变差，同时由于亚阈值导通，反而会使噪声容限减小。同时，我们也可以通过调节 nmos 和pmos的宽度之比来得到一个 r值使得 最小，改善噪声容，不如增大 w p/w n的比值，设计不对称结构的反相器。d 从图中可以看出 vtc 曲