基于FPGA的数字频率计设计

1、毕业设计（论文）立题卡课题名称基于FPGA四位十进制数字频率计设计出题人课题表述（简述课题的背景、目的、意义、主要内容、完成课题的条件、成果形式等）数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正弦信号、方波信号、尖脉冲信号以及其它各种单位时间内变化的物理量。当今国内外厂家生产的数字频率计在功能和性能方面都比较优良，而且还在不断发展中，但其结构比较复杂，价位也比较高，在测量精准度要求比较低的测量场合，使用这些数字频率计就不够经济合算。我所设计的这款数字频率计能够可靠实现频率显示功能，原理及结构也比较简单，只是精准度稍差，所以可以运用到测量要求不高的场合，使用方便

2、，成本也比较低廉。 本次数字频率计设计，能测量普通（正弦、三角波等）信号频率，能够通过十进制数码显示器直观地反映被测信号的频率值，具备从1Hz999MHz频率范围内的测频，并分4个档位测频：1、0Hz9999Hz 2、10KHz99.9KHz 3、100.0KHz999.9KHz 4、1.000MHz999MHz。第二章进行了电路的原理分析和电路主体设计分析。第三章对设计进行了功能分析。第四章对硬件下载分析。课题来源科研课题类别毕业设计该课题对学生的要求 适合电子科学与技术、集成电路设计与集成系统专业的学生。教研室意见 该课题数字频率计的设计，工作量及难易程度适中，符合专业培养目标和要求。 教

3、研室主任签名：_ _年_月_日学院意见同意立题（）不同意立题（） 教学院长签名：_ _年_月_日毕业设计（论文）任务书题目 基于FPGA四位十进制数字频率计设计 学 生 姓 名 学 院 专 业 班 级 学 号 起 讫 日 期 2009.2 2009.6 指导教师 职称 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量

4、被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短在达到不同的测量精度；间接测频法适用于低频信号的频率测量，本设计中使用的就是直接测频法，即用计数器在计算1S内输入信号周期的个数。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。 采用FPGA现场可编

5、程门阵列为控制核心，通过硬件描述语言VHDL编程，在QuartusII仿真平台上编译、仿真、调试 ，并下载到FPGA芯片上，通过严格的测试后，能够较准确地测量方波、正弦波、三角波、矩齿波等各种常用的信号的频率，而且还能对其他多种物理量进行测量。课题的研究方法和技术路线研究方法：查找相关资料，进行实验。技术路线： 1、方案设计选择 2、计数器模块设计 3、闸门控制模块设计 4、逻辑控制电路设计 5、锁存、译码显示模块设计 6、功能分析 7、硬件下载 基础条件软件：QuartusII 硬件：GW48EDA试验箱参考文献参考文献1赵曙光、郭万有、杨颁华编著可编程逻辑器件原理、开发与应用M西安电子科技

6、大学出版社，2000。1301452陈赜，主编 朱如琪、罗杰、王建明，鲁放编著CPLD/FPGA与ASIC设计实践教程, 科学出版社出版，北京。2322683徐志军，大规模可编程逻辑器件及其应用M.成都：电子科技大学出版。4李辉编著 PLD与数字系统设计M.成都：电子科技大学出版。2570 5杜建国编著 Verilog HDL硬件描述语言 国防工业出版社。981206赵雅兴FPGA原理、设计与应用M天津：天津大学出版社，1999。7李景华，杜玉远可编程逻辑器件与EDA技术M沈阳：东北大学出版 社，2002。1581688顾巨峰，周浩洋，朱建华基于可编程逻辑器件（Lattice）的多功能数字频率

7、计J2002。66799付家才，EDA原理与应用 化学工业出版社 2001。8810010Data book,2004 ALTERA.8911011刘宝琴,张芳兰. ALTERA可编程逻辑器件及其应用. 北京:清华大学出版社,1995 12013012赵立民. 可编程逻辑器件与数字系统. 北京:机械工业出版社,2004 10015013胡振华. VHDL与FPGA设计.北京:中国铁道出版社,2003 21025014金西.VHDL与复杂数字系统设计.西安:西安电子科技大学出版社,2003 16018015杨恒. FPGA/VHDL快速工程实践入门与提高.北京:北京航空航天大学出版社,2003

8、718616（美）西里提（Ciletti,M.D.）. Advanced Digital Design with the Verilog.北京：电子工业出版社HDL， 2005 66158 17 刘昌华.数字逻辑EDA设计与实践：MAX+PlusII与QuartrsII双剑合壁.北京： 国防工业出版社本课题必须完成的任务一、了解频率计的工作原理，设定设计方案；二、对各个模块进行设计编译仿真；三、分析仿真结果的正确与否，对设计的错误进行修改；四、完成硬件下载，验证设计的可行性，进行功能分析；五、完成论文成果形式程序及电路设计、仿真波形、下载验证实物图、毕业论文。进度计划起讫日期工作内容备 注2.

9、182.29查阅中外参考文献，翻译一份英文资料。3.13.20消化吸收参考文献及资料，撰写毕业设计开题报告。3月15日上交开题报告3.214.5完成方案设计及各功能模块的设计工作。4.64.20完成计数脉冲及控制信号产生部分电路工作。4.214.30准备毕业设计中期检查。4月30日前完成中期检查5.15.15进行功能分析、误差分析工作。5.165.31撰写毕业论文。5月31日交毕业论文草稿6.16. 8修改完善毕业论文，进行毕业设计成果演示和验收。6月8日前毕业论文定稿教研室审核意 见 教研室主任签名： _年_月_日学院意见 教学院长签名： _年_月_日注：此表为参考表格，学院可根据专业特点，

10、对该表格进行适当的修改。本科生毕业设计（论文）开题报告学生姓名王仁亮学 号专业课题名称基于FPGA四位十进制数字频率计设计阅读文献情 况国内文献16篇 篇开题日期国外文献1篇 篇开题地点一 文献综述与调研报告：（阐述课题研究的现状及发展趋势，本课题研究的意义和价值、参考文献） 在电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。供消费用的微波炉和电视、先进的工业控制系统、空间通讯系统、交通控制雷达系统、医院急救系统等在设计过程中无一不用到数字技术。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。集成电路的类型很多，从大的方面可分为

11、模拟和数字集成电路两大类。虽然它们都可模拟具体的物理过程，但其工作方式有着很大的不同。甚至可能完全不同。电路中的工作信号通常是用电脉冲表示的数字信号。这种工作方式的信号，可以表达2种截然不同的现象。如以有脉冲表示“1”，无脉冲便表示“0”；以“1”表示“真”，则“0”便表示“假”，等等。反之亦然。这就是“数字信号”的含义。所以，“数字量”不是连续变化的量，其大小往往并不改变，但在时间分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路具有结构简单（如其中的晶体管是工作于饱和与截止2种状态，一般不设偏置电流）和同类型电路单元多（如一个计数系统需要很多同类型的触发器和门电路）的特点，因而容

12、易是高集成度和归一化。由于数字集成电路与电子计算机的发展紧密相关，因而发展很快，目前已是集成电路中产量最高、集成度最大的一种器件。这次我的电子设计的内容就是数字频率计。数字频率计是一种基本的测量仪器，被广泛应用于航天、电子、测控等领域。实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差大、可靠性差。随着可编程逻辑器件的广泛应用，以E D A 工具作为开发平台，运用V H D L 语言，将使整个系统大大简化，从而提高整体的性能和可靠性。数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正弦信号，方波信号，尖脉冲信号，以及其它各种单位时间内

13、变化的物理量，因此，它的用途十分广泛。二 本课题的基本内容，预计解决的难题 从技术的角度来看电子仪器的发展，会给我们一个这样的印象：在70年代以前电子仪器的发展主要依靠电子技术和电子测量技术发展而发展，如数字技术、锁项技术、频率合成技术、取样技术、YIG技术的出现，不断提高了电子测量仪器水平，并产生了一些新仪器，最有代表性的如频谱分析仪、频谱合成器等等，而80年代以来对电子仪器发展推动最大的要算电脑技术、软件技术和微电子技术，可说是对电子仪器的发展是一个飞跃、一场革命！过去讲到仪器数字化是很时髦的事，现在非常普及，哪怕是一般低档的仪器，数字显示数字调谐都很普遍，频率计几乎全是数字化。对一般要求

14、稍高档一点的仪器都带有电脑，配上一定软件，误差修正、数据处理、存储、自检、菜单操作很方便。实验室通常用秒表测量某一实验过程所经历的时间。秒表种类很多，常用的有机械秒表、数字秒表（电子表）和数字频率计等。随着频率计应用的越来越广泛，它的种类也越来越多，除了数字频率计外，已经出现了电脑频率计、微波频率计等多种功能更多、测量更精确的频率计。如电脑频率计，它是使用微控制器将外部输入的信号经数字处理后通过公式运算并将结果显示在数码管上的计量仪器，具有检测频率、转速、百分比、记录最大转速值、设定发电机极对数等功能。微波频率计仪器设计小巧、轻便，集可靠性和坚固性于一体，频率测量范围大。三 课题的研究方法、技

15、术路线我在本课题中将要设计与完成制作的是一个四位的数字频率计。根据数字频率计的实现原理和流程，我们可以将实现的模块进一步地进行细化。我们在整个软件实现的过程中，采用了5 个相关的模块：脉冲发生器：产生标准时钟信号；测频控制信号发生器：依靠脉冲发生器产生的标准时钟信号，产生1s的闸门信号；计数模块电路：当测频控制信号发生器电路产生的1s 的闸门信号为有效电平状态时， 开始计算被测信号的周期数，当闸门信号回到无效电平状态时，其值即为所求频率值；锁存器：加入锁存器的目的是为了更好的读取计数器的值，使数码管显示的值稳定；译码驱动电路：将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十

16、进制结果，4个数码管采用共阴方式，以显示4位频率数字，满足测量最高频率为9999Hz的要求。数字频率计测量过程，实质上是在标准单位时间内如实纪录，显示被测信号的频率。首先由闸门信号将主控门打开，此时经放大整形后的被测信号允许通过主控门，触发计数器，达到纪录显示。数字频率计框图如下： 闸门 控 制模 块脉冲整形 译码显示模块4位十进计 数器模块 系统基准时钟 待测频率Fx存储 清零Fx转化为数字脉冲 使能 量程选择四 研究工作条件和基础一、了解频率计的工作原理，设定设计方案；二、对各个模块进行设计编译仿真；三、分析仿真结果的正确与否，对设计的错误进行修改；四、完成硬件下载，验证设计的可行性，进行

17、功能分析；五、完成论文 五、进度计划起讫日期工作内容2.182.29查阅中外参考文献，翻译一份英文资料。3.13.20消化吸收参考文献及资料，撰写毕业设计开题报告。3.214.20进行电路的设计工作。4.214.30准备毕业设计中期检查。 5.15.15进行功能分析、误差分析工作。5.165.31撰写毕业论文。6.16.8修改完善毕业论文，进行毕业设计成果演示和验收。6.96.15准备和进行毕业论文答辩。论文阶段完成日期文献调研完成日期3.20论文实验完成日期5.15撰写论文完成日期6.8评议答辩完成日期 6.20指导教师评语 导师签名： 年 月 日教研室意见 教研室主任签名： 年 月 日学院

18、意见通过开题（）开题不通过（） 教学院长签名： 年 月 日注：1、学院可根据专业特点，可对该表格进行适当的修改。毕 业 设 计（论文）题目： 基于FPGA四位十进制数字频率计设计 姓 名：指导教师：专 业：摘 要数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。 采用FPGA现场可编程门阵列为控制核心，通过硬件描述语言VHDL编程，在QuartusII仿真平台上编译、仿真

19、、调试 ，并下载到FPGA芯片上，通过严格的测试后，能够较准确地测量方波、正弦波、三角波、矩齿波等各种常用的信号的频率，而且还能对其他多种物理量进行测量。关键词：硬件描述语言. 现场可编程门阵列, 频率计, 频率测量 ABSTRACT Digital frequency meter is a digital circuit in a typical application, the actual hardware design of devices used in more complicated connection, but will have relatively large delay

20、, caused by measurement error, poor reliability. With the FPGA field programmable gate array a wide range of applications to the development of EDA tools as a means of using the VHDL hardware description language such as language, will greatly simplify the whole system to improve overall system perf

21、ormance and reliability. The use of field programmable gate array FPGA for the control of the core, through the VHDL hardware description language programming, in QuartusII compiled simulation platform, simulation, debugging, and downloaded to the FPGA chip, through rigorous testing, to more accurat

22、ely measure square wave, sine wave, triangle wave, moment-tooth wave signals such as the frequency of commonly used, but also a variety of other physical measurements.Key words: VHDL, FPGA, the cymometer , the frequency measurement 目 录摘 要IABSTRACTII前 言1第一章 FPGA及VHDL21.1 FPGA简介21.2 EP1K 30相关说明 31.3 V

23、HDL 概述3第二章 数字频率计的设计原理42.1设计要求42.2 频率测量4 2.2.1时间门限测量法4 2.2.2标准频率比较测量法4 2.2.3 等精度测量法42.3方案提出及确定52.4系统设计与方案论证62.5小结7 第三章 频率计层化设计方案73.1频率计主体电路电路顶层电路原理图8 3.1.1频率计主体电路顶层原理图设计10 3.1.2仿真设计123.2功能模块设计14 3.2.1十进制计数器元件cnt10_v的设计10 3.2.2 4位十进制计数器的顶层设计11 3.2.3 闸门控制模块EDA设计13 3.2.4译码显示模块163.3小结22第四章 软件的测试224.1测试的环

24、境224.2调试和器件编程224.3频率测试234.4小结25总 结26参考文献27致 谢28前 言在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。直接测频法适用于高频信号的频率测量，通常采用计数器、数据锁存器及控制电路实现，并通过改变计数器阀门的时间长短在

25、达到不同的测量精度；间接测频法适用于低频信号的频率测量，本设计中使用的就是直接测频法，即用计数器在计算1S内输入信号周期的个数。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。 采用FPGA现场可编程门阵列为控制核心，通过硬件描述语言VHDL编程，在QuartusII仿真平台上编译、仿真、调试 ，并下载到FPGA芯片上，通过严格的测试后，能够较准确地测量方波、正弦波

26、、三角波、矩齿波等各种常用的信号的频率，而且还能对其他多种物理量进行测量。 第一章 FPGA及VHDL 本章首先对设计所采用的可编程逻辑器件FPGA及VHDL进行了简单的介绍，对设计有些基本的了解。1.1 FPGA简介FPGA是20世纪80年代中期出现的高密度可编程逻辑器件，它一般由布线资源分隔的可编程逻辑单元构成阵列，又由可编程I/O单元围绕阵列构成整个芯片，排列阵列的饿逻辑单元由布线通道中的可编程内连线连接起来实现一定的逻辑功能。一个FPGA包含丰富的具有快速系统速度的逻辑门、寄存器和I/O组成。FPGA/CPLD芯片都是特殊的ASIC芯片，除了具有ASIC的特点外还有一下几个优点：随着超

27、大规模集成电路VLSI工艺的不断提高，单一芯片内部可以容纳上百万个晶体管；FPGA/CPLD芯片出厂前100%都做过测试，不需要设计人员承担风险和费用；用户可以反复地编程、擦除、使用或者在外围电路不动的的情况下，用不同软件就可实现不同的功能，用FPGA/CPLD试制样片，能以最快的速度占领市场。FPGA/CPLD软件包中有各种输入工具、仿真工具、版图设计及编程器等全线产品，使电路设计人员在较短的时间内就可以完成电路的输入、编译、优化、仿真，直至最后芯片的制作。 1.2 EP1K 30相关说明EP1K 30隶属于Altera公司生产的ACEX1K系列产品，此系列集成度从几万门到几十万门，具有以下

28、一些特点：（1） 高密度。10000到典型门。（2） 功能强大的I/O引脚。每一个引脚都是独立的三态门结构，具有可编程的速率控制。（3）嵌入式阵列块（EAB）。每个EAB提供2K比特位，可用来作存储器使用或者用来实现一般的逻辑功能。（4）逻辑单元采用查找表（LUT）结构。采用快速通道（Fast Track）互连，速度快并可预测延时。 （5）具有实现快速加法器和计数器的专用进位链和实现高速、多输入逻辑函数的专用级连链。1.3 VHDL 概述 VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。

29、VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点通过以上的介绍，可以看出课题中所用的编程语言、采用的可编程逻辑器件对课题有了基本的了解，下面将对设计的具体方案进行探讨。 第二章 数字频率计的设计原理 本章首先介绍了数字频率计设计的要求和频率测量的工作原理，最后对系统的设计方案进行探讨，综合起来形成数字频率计的设

30、计思路以及原理框图。2.1设计要求（1）控制功能：能测量输入信号的频率，频率范围1HZ999MHZ，波形可以是正弦波，三角波，方波和其他任何有固定频率的信号，信号的幅值0.55V。（2）在EDA软件平台上建立计数器电路的顶层电路文件并完成编译和仿真。 （3）根据实验装置上的EP1K30TC144-3芯片在适配是选择相应的芯片，将设计声称配置文件或者.SOF文件, 然后将这些文件下载到实验装置上运行，操作功能开关, 验证设计功能。2.2 频率测量 数字频率计是用于测量信号频率的电路。测量信号的频率参数是最常用的测量方法之一。实现频率测量的方法比较多， 在此我们主要介绍三种常用的方法： 时间门限测

31、量法、标准频率比较测量法、等精度测量法。2.2.1时间门限测量法 在一定的时间门限T内，如果测得输入信号的脉冲数为N， 设待测信号的频率为fx，则该信号的频率为改变时间T，则可改变测量频率范围。例如，当T=1s, 则fx=N(Hz)；T=1ms，则fx=N(kHz)。2.2.2标准频率比较测量法 用两组计数器在相同的时间门限内同时计数，测得待测信号的脉冲个数为N1、已知的标准频率信号的脉冲个数为N2，设待测信号的频率为fx, 已知的标准频率信号的频率为f0；由于测量时间相同，则可得到如下等式： 从上式可以得出待测频率的公式为标准频率比较测量法对测量时产生的时间门限的精度要求不高，对标准频率信号

32、的频率准确度和频率的稳定度要求较高，标准信号的频率越高，测量的精度就比较高。该方法的测量时间误差与时间门限测量法的相同，可能的最大误差为正负一个待测信号周期，即t=1/fx。2.2.3 等精度测量法 等精度测量法的机理是在标准频率比较测量法的基础上改变计数器的计数开始和结束与闸门门限的上升沿和下降沿的严格关系。当闸门门限的上升沿到来时，如果待测量信号的上升沿未到时两组计数器也不计数，只有在待测量信号的上升沿到来时，两组计数器才开始计数；当闸门门限的下降沿到来时，如果待测量信号的一个周期未结束时两组计数器也不停止计数，只有在待测量信号的一个周期结束时两组计数器才停止计数。这样就克服了待测量信号的

33、脉冲周期不完整的问题，其误差只由标准频率信号产生， 与待测量信号的频率无关。最大误差为正负一个标准频率周期，即t=1/f0。由于一般标准信号频率都在几十兆赫兹以上，因此误差小于 10-6HZ。2.3方案提出及确定方一: 采用小规模数字集成电路制作被测信号经过放大整形变换为脉冲信号后加到主控门的输入端，时基信号经控制电路产生闸门信号送至主控门，只有在闸门信号采样期间内输入信号才通过主控门，若时基信号周期为T，进入计数器的输入脉冲数为N，则被信号的测频率其频率F=N/T，其原理方框图如图2-1所示显示译码器计数器闸门整形放大被测信号 逻辑控制 图2-1 方案一测频原理图方案二：采用单片机进行测频控

34、制单片机技术比较成熟，功能也比较强大，被测信号经放大整形后送入测频电路，由单片机对测频电路的输出信号进行处理，得出相应的数据送至显示器显示。原理方框图如图2-2所示。显示单片机测频电路信号整形待测信号晶 振 图2-2 单片机测频电路原理图采用这种方案优点是依赖成熟的单片机技术、运算功能较强、软件编程灵活、自由度大、设计成本也较低，缺点是显而易见的，在传统的单片机设计系统中必须使用许多分立元件组成单片机的外围电路，整个系统显得十分复杂，并且单片机的频率不能做得很高，使得测量精度大大降低。方案三：采用现场可编程门阵列(FPGA)为控制核心采用现场可编程门阵列(FPGA)为控制核心，利用VHDL语言

35、编程，下载烧制实现。将所有器件集成在一块芯片上，体积大大减小的同时还提高了稳定性，可实现大规模和超大规模的集成电路，测频测量精度高，测量频率范围大，而且编程灵活、调试方便。综合上述分析，方案三为本设计测量部分最佳选择方案。2.4系统设计与方案论证数字频率计的测量原理，可选择合适的时基信号即闸门时间，对输入被测信号脉冲进行计数，实行测频的目的，在进行设计之前，首先搞清楚在什么情况下是测频率，在什么情况下是测周期，其实就是一个选择合适的时基信号的问题。在这个设计中，要在频率计提供的基准信号和输入信号直接作出选择，充当时基信号即闸门的时间。在测频率的时候，要以输入信号作为时钟信号，因为输入信号的频率

36、大于频率计提供的基准频率，在频率计提供的基准信号周期内，计算输入信号的周期数目，再乘以频率计提供的基准频率，就是输入信号的频率值了。此时的时基信号为频率计的基准信号。当测周期的时候，要以频率计提供的基准信号作为时钟信号，因为频率计提供的时基频率大于输入信号的频率，在输入信号周期内，计算频率计提供的基准信号的周期数目，再乘以基准信号频率，就是输入信号的周期值了。此时的时基信号为输入信号。数字频率计基本原理是用计数器来计算1S内输入信号周期的个数。如图2-3所示是4位十进制数字频率计的系统方框原理图，当系统正常工作时，脉冲发生器提供的1 Hz的输入信号，经过测频控制信号发生器进行信号的变换，产生计

37、数信号，被测信号通过信号整形电路产生同频率的矩形波，送入计数模块，计数模块对输入的矩形波进行计数，将计数结果送入锁存器中，保证系统可以稳定显示数据，显示译码驱动电路将二进制表示的计数结果转换成相应的能够在七段数码显示管上可以显示的十进制结果。 量程选择译码显示模块 闸 门 控 制 模 块 存储 系统基准时钟 清零 使能4位十进制计数器模块 脉 冲 整 形 待测频率Fx转换为数字脉冲 信号Fx图2-3系统方框图如图2-3，可以把数字频率计分为4个部分：4位十进制计数器模块，闸门控制模块、译码显示器模块和脉冲整形模块。该数字频率计的精度取决于系统基准时钟，实际设计可采用石英晶体振荡器电路，以便为闸

38、门控制电路产生精确的系统基准时钟。脉冲整形模块主要对待测频率信号进行整形，以确保待测频率信号与BCD计数器模块的输入脉冲相兼容。只要待测频率信号具有足够的幅度，就可采用施密特触发器对输入信号进行整形，把非方波信号转换为数字脉冲信号。在EDA设计中不考虑此模块的设计，下面将给出各底层模块的层化设计方案。2.5小结本章对数字频率的设计要求进行阐述，由此对频率测量的工作原理进行探讨引申出几个设计的方案，采用的时间门限测量法根据此方法确定了以现场可编程门阵列为控制核心的设计方案，它最为灵活方便。然后得出论述对方案的进行细节方面的论证，产生了设计的原理方框图。但是在设计中有个特别需要注意的地方是：在测频

39、控制信号发生器的设计当中，要对其进行仔细的时序仿真，防止可能产生的毛刺。第三章 频率计层化设计方案 本章先对数字频率计设计的顶层电路原理图进行了阐述，然后对系统设计的模块一一进行描述。3.1频率计主体电路电路顶层电路原理图3.1.1频率计主体电路顶层原理图设计顶层电路原理图如图3-1所示。文件名Frec_top.bdf。 在成功完成底层单元电路模块设计仿真后，可根据图3-1(a)所示的频率计电路顶层原理图的设计文件。该电路图中Timer（定时信号模块）、T_con（控制信号发生器模块）、4cnt10（4位十进制计数器模块）、reg_16（寄存显示器模块）为前面设计的底层单元电路模块。Fs为系统

40、基准输入信号；F_ in为待测频率信号；K1、K2为量程选择开关，K1K2=00时选1档，K1K2=01时选2档，K1K2=10时选3档，K1K2=11时选4档；p0p1p2p3为量程状态显示驱动信号和数码小数点位置指示信号，本设计测试中用4个发光二极管表示量程状态显示；Alarm是进位扩展信号，用于超量程提示功能，在超出目前量程档次时发出报警信号，驱动蜂鸣报警器。在QuartusII利用原理图输入对频率计电路顶层原理图Frec_top.dbf 编译仿真正确无误后，即可生成如图3-1(b)所示的元件符号图。 3.1.2仿真设计 在QuartusII中选择波形编辑器，创建一个新的波形文件，本设计

41、中腰仿真的对象为频率计电路，下面给出频率计主体电路（不含扫扫描显示）波形仿真输出结果，如图3-2所示。F_in为待测频率信号，在仿真时设其周期为50ns；Fs为标准频率信号，周期为100ns，图3-2(a) (b) (c) (d)分别给出了K2K1=00、01、10、11时所得的测频输出X=2000（1档），X=0200（2档），X=0020（3档），X=0002（4档）。 (a)原理图(b)元件符号图图3-1频率计主体电路电路顶层原理图(a)(b)(c) (d) 图3-2频率计主体电路仿真波形输出 (a) K2K1=00； (b) K2K1=01；(c) K2K1=10；(d) K2K1=1

42、1。3.2功能模块设计3.2.1十进制计数器元件cnt10_v的设计十进制计数器即可采用QuartusII的宏元件74160，也可用VHDL语言设计，其源程序如下。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY cnt10_v ISPORT(CLK,RST,EN:IN STD_LOGIC; CQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT:OUT STD_LOGIC );END cnt10_v;ARCHITECTURE behav OF cnt1

43、0_v ISBEGIN PROCESS(CLK,RST,EN) VARIABLE CQI:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGIN IF RST=1THEN CQI:=(OTHERS=0); -计数器异步复位 ELSIF CLKEVENT AND CLK=1 THEN -检测时钟上升沿 IF EN=1 THEN -检测是否允许计数（同步使能） IF CQI0); -大于9，计数值清零 END IF; END IF; END IF; IF CQI=9 THEN COUT=1; -计数等于9，输出进位信号 ELSE COUT=0; END IF; CQ=CQI; -将计

44、数值向端口输出END PROCESS;END behav;在源程序中：COUT： 计数器进位输出； CQ3.0： 计数器的状态输出； CLK： 时钟输入端； RST： 复位控制输入端，当RST=1时，CQ3.0=0； EN： 使能控制输入端，当EN=1时，计数器计数，当EN=0 时，计数器保持状态不。 图3-4十进制计数器源程序仿真输出波形 在项目编译仿真成功后将设计的十进制计数器电路设置成可调用的元件cnt10_v.bsf，用于以下四位十进制计数器的顶层设计。 图3-3十进制计数器元件符号 3.2.2 4位十进制计数器的顶层设计顶层电路原理图如图3-5所示。文件名4cnt10.bdf该顶层设

45、计可以用原理图输入的方法完成。在QuartusII中，新建一个原理 图编辑窗口，从当前的工程目录中调出4片十进制计数器元件cnt_v，并按3-5所示的4位十进制计数器的顶层原理图完成电路接线。完成4位十进制计数器的顶层原理图编辑以后，即可进行仿真测试和波形分析，其仿真输出波形如图3-6(a1)，3-6 (a2)所示，当CLR=0，EN=1时其计数值在09999之间的变化，COUT为计数进位输入信号，在实际应用中可作为超量程报警信号，因此仿真结果真确无误。此后，可将以上设计的4位十进制计数器设置成可调用的元件4cnt10.bsf以备高层设计中使用，其元件符号如图3-6(b)所示。图3-54位十进

46、制计数器的顶层原理图 需要修改用十进制 显示 最后的计数范围图3-6四位十进制计数器的仿真图(b) 元件符号图图3-7四位十进制计数器的顶层模块3.2.3 闸门控制模块EDA设计 根据以上所述，频率计电路工作时先要产生一个计数允许信号（即闸门信号），闸门信号的宽度为单位时间，如1s。在闸门信号有效时间内，对被测信号计数，即为信号的频率，该频率计电路的精度取决于闸门信号T，该模块课分为2个子模块，一个是定是信号模块，一个是控制信号发生器模块。 1) 定时信号模块Timer 根据设计要求，对于4位十进制计数器来说，当闸门信号的最大采样时间为1s时，其计数值在09999之间，则最大频率为9999Hz，此即位频率计电路工作的1档；当闸门信号的最大采样时间为0.1s(100ms)时，其计数值在09999之间，把它转化为频率则为最小频率为10Hz，最大频率为9999Hz或者99.99KHz，此