VerilogHDL数字设计实训教程第4章NiosII处理器实训项目.ppt

1、Verilog HDL数字设计实训教程西安电子科技大学出版社,第1章 Verilog HDL数字设计实训基础,第2章 接口类实训项目,第3章 数字系统应用类实训项目,第4章 NiosII处理器实训项目,第4章 NiosII处理器实训项目,4.1 基于NiosII系统的设计流程 4.2 基于NiosII处理器的PIO核的应用 4.3 基于NiosII处理器的UART核的应用 4.4 小结,4.1 基于NiosII系统的设计流程,1. NiosII处理器简介,4.1 基于NiosII系统的设计流程,1. NiosII处理器简介,4.1 基于NiosII系统的设计流程,1. NiosII处理器简介,

2、图4-1 Nios系统软、硬件开发流程,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-2 新建工程,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-3 添加源文件,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-4 FPGA器件选择,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-5 第三方EDA工具选择,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-6 新建工程完成,4.1 基于NiosII系统的设计流程,2. NiosII硬件环

3、境的搭建,图4-7 选择SOPC Builder菜单项,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-8 新建一个NiosII系统,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-9 系统时钟设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-10 添加NiosII处理器,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-11 NiosII处理器设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4- 12 添加处理器后的SOPC bu

4、ilder界面,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-13 添加片上RAM,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-14 片上RAM设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-15 添加JTAG UART外设,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-16 JTAG UARTSminulation设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-17 NiosII处理器结构,4.1 基于NiosII

5、系统的设计流程,2. NiosII硬件环境的搭建,图4-18 设置处理器复位地址和异常地址,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-19 重分配基地址和中断号,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-20 NiosII处理器结构（重新分配基地址和中断号）,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-21 建立原理图文件,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-22 添加nios_processor,4.1 基于NiosII系统的设计流程,2

6、. NiosII硬件环境的搭建,图4-23 原理图界面,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-24 创建新的宏功能模块,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-25 添加PLL模块,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-26 PLL输入频率设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-27 PLL可选信号设置,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-28 PLL输出频率设置,4.1 基于Nio

7、sII系统的设计流程,2. NiosII硬件环境的搭建,图4-29 修改元件属性,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-30 修改元件属性后的原理图,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-31 引脚锁定,4.1 基于NiosII系统的设计流程,2. NiosII硬件环境的搭建,图4-32 将程序下载到FPGA,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-33 设置NiosII软件存放目录,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-34 新建NiosI

8、I工程,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-35 NiosII工程设置,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-36 编译后的报错信息,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-37 工程优化界面,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-38 新建硬件运行实例,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-39 运行配置选项,4.1 基于NiosII系统的设计流程,3. NiosII软件设计,图4-40 NiosII系统运行结果,

9、4.2 基于NiosII处理器的PIO核的应用,1. 设计要求 使用I/O口可以完成对led、数码管和液晶的控制、可以完成对键盘的处理。请分别完成下面3个设计要求： （1）控制4个led灯：按照1、2、3、4的顺序依次点亮所有灯，间隔0.25s；然后再按1、2、3、4的顺序依次熄灭所有灯，间隔0.25s。 （2）依次选通2个数码管，数码管1显示数字1，数码管2显示数字2，间隔1s。 （3）处理4个按键：按键编号为1、2、3、4，要求在按下按键并松开后，能够在2只数码管中显示相应按键的序号。,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,图4-41 使用多个PIO核的

10、系统实例,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,图4-42 PIO基本设置界面,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,图4-43 PIO输入端口设置界面,4.2 基于NiosII处理器的PIO核的应用,2. PIO核的功能描述,图4-44 PIO仿真设置界面,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-45 新建工程,4.2 基于Ni

11、osII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-46 新建工程完成,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-47 新建一个NiosII系统,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-48 添加SDRAM Controller,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-49 SDRAM Controller配置,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-50 SDRAM Controlle

12、r时序配置,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-51 添加PIO,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-52 控制4个led的PIO,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-53 控制数码管的PIO,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-54 控制液晶的PIO,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-55 读取按键信息的PIO,4.2 基于NiosI

13、I处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-56 NiosII处理器结构,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-57 设置处理器复位地址和异常地址,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-58 NiosII处理器结构（重新分配基地址和中断号）,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-59 添加nios_pio,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-60 原理图界面,4.2 基于N

14、iosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-61 添加PLL模块,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-62 PLL输入频率设置,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-63 PLL可选信号设置,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-64 PLL输出频率c1设置,4.2 基于NiosII处理器的PIO核的应用,3. NiosII硬件环境的搭建,图4-65 修改元件属性后的原理图,4.2 基于NiosII处理器的PIO核

15、的应用,3. NiosII硬件环境的搭建,图4-66 将程序下载到FPGA,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-67 设置NiosII软件存放目录,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-68 新建NiosII工程,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-69 NiosII工程设置,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-70 工程设置界面,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-7

16、1 新建硬件运行实例,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-72 运行配置选项,4.2 基于NiosII处理器的PIO核的应用,4. NiosII软件设计,图4-73 NiosII系统向JTAG UART输出的结果,4.2 基于NiosII处理器的PIO核的应用,5. 扩展部分,请读者思考并实现以下扩展功能： （1）设计几种跑马灯的运行模式，并通过某个按键进行模式选择，模式选择通过按键加1计数即可实现。当选择某种模式后，led灯就按着既定的模式运转。 （2）控制数码管的显示：让2个数码管同时稳定的显示12。 （3）控制液晶显示静态信息：第一行显示：H

17、EJK WELCOME U！；第二行显示： QQ:2372775147。 提示：控制液晶显示，与控制数码管显示有相通之处，请读者在理解数码管显示控制的基础上编写液晶显示控制程序。 （4）在液晶上显示动态信息。 （5）使用NiosII处理器，完成前几章的所有项目（除UART项目外）。 （6）使用NiosII处理器进行软件设计，涉及的内容非常多。比如：中断就是处理器设计中非常重要的内容之一。请读者参阅相关书籍，尝试使用中断技术完成以上所有项目的设计。,4.3 基于NiosII处理器的UART核的应用,1. 设计要求 FPGA通过串口与微机实现通信，串口处于全双工工作状态，具体要求如下： （1）四个

18、按键中任意按下一个键，FPGA/CPLD都向PC发送“HELLO！字符串，在串口调试工具设成按ASCII码接受方式，并将FPGA发送来的信息显示在串口调试工具上； （2）PC可随时向FPGA发送0-9中的任一个数字，FPGA接受后显示在数码管上。,4.3 基于NiosII处理器的UART核的应用,2. UART核的功能描述,图4-74 UART内核结构框图,4.3 基于NiosII处理器的UART核的应用,2. UART核的功能描述,表 4-6 UART 核的寄存器映射,表4-7 状态寄存器各个位的含义,表4-8 控制寄存器各个位的含义,4.3 基于NiosII处理器的UART核的应用,2.

19、UART核的功能描述,图4-75 PIO输入端口设置界面,4.3 基于NiosII处理器的UART核的应用,2. UART核的功能描述,图4-76 UART仿真设置界面,4.3 基于NiosII处理器的UART核的应用,3. NiosII硬件环境的搭建,图4-77 新建工程,4.3 基于NiosII处理器的UART核的应用,3. NiosII硬件环境的搭建,图4-78 新建工程完成,4.3 基于NiosII处理器的UART核的应用,3. NiosII硬件环境的搭建,图4-79 新建一个NiosII系统,4.3 基于NiosII处理器的UART核的应用,3. NiosII硬件环境的搭建,图4-8

20、0 添加UART,4.3 基于NiosII处理器的UART核的应用,3. NiosII硬件环境的搭建,图4-81 UART设置,4.3 基于NiosII处理器的UART核的应用,3. NiosII硬件环境的搭建,图4-82 NiosII处理器结构,4.3 基于NiosII处理器的UART核的应用,3. NiosII硬件环境的搭建,图4-83 设置处理器复位地址和异常地址,4.3 基于NiosII处理器的UART核的应用,3. NiosII硬件环境的搭建,图4-84 NiosII处理器结构（重新分配基地址和中断号）,4.3 基于NiosII处理器的UART核的应用,3. NiosII硬件环境的搭建,图4-85原理图界面,4.3 基于NiosII处理器的UART核的应用,3. NiosII硬件环境的搭建,图4-86 修改元件属性后的原理图,4.3 基于NiosII处理器的UART核的应用,3. NiosII硬件环境的搭建,图4-87 将程序下载到FPGA,4.3 基于NiosII处理器的UART核的应用,4. NiosII软件设计,图4-88 设置NiosII软件