74LS153实现全加器ppt课件.ppt

1、青岛大学电工电子实验教学中心,数字电子技术基础实验多媒体讲义,实验安排,实验一 组合逻辑电路设计(1) 第6周 实验二 组合逻辑电路设计(2) 第6周 实验七 用VHDL语言设计编码器和译码器 第8周 实验四 计数器及其应用 第10周 实验三 时序逻辑电路设计 第12周 实验五 555集成定时器及其应用 第14周 实验六 数字电路综合设计 第14周 实验九 用VHDL语言设计计数器 第16周 实验考试 第18周,1、进入实验室必须穿鞋套或专用工作鞋；,2、学生进入实验室后按学号次序对号入座，一人一组；,3、学生入座后应首先按照指导教师提示检查本次实验所需的仪器、元件是否完整，如发现缺失或损坏立

2、即报告指导教师处理；,4、爱护公物设施，严格按照实验要求和操作规程进行实验，因违章操作造成设备损坏需按学校规定进行赔偿，并视情节给予处分；,实验室管理规定,5、实验完成后应关掉仪器及电路电源，将实验台整理干 净，仪器、元件摆放整齐， 导线扎成一捆，凳子归位，经指导教师检查同意后方可离开；,6、自觉保持环境卫生，不得在实验室内吃零食，乱扔纸 屑，不要将水杯带入实验室，不得用计算机上网或玩游戏。,7、如发现不遵守规定或其它影响实验室正常工作的行为指导教师可进行批评教育直至取消其实验资格。,8、实验报告应于实验完成后2天内由课代表负责收齐交到办公室（503房间），并在下次实验前2天取回。,9、不预习

3、者，不得进行实验。,关于实验考试 一、考试形式 以实验操作为主，并有少量提问。 二、考试内容 从做过的所有实验，包括思考题中随机抽取。 三、实验成绩 最终成绩包括：实验考试成绩30%，实验报告成绩35%， 平日出勤、抽测35%。 四、免试条件 实验报告成绩优秀，全勤，平时抽测成绩良好。,不能参加实验必须提前请假，并补做实验。 缺勤2次以上，不得参加考试，实验成绩记零分。,关于实验报告书写法,本实验报告书分预习报告与实验报告两部分。 一、预习报告的内容主要包括： 1实验目的、实验仪器及器件 2. 实验内容：题目、所需的电路图，预期结果。 3实验指导书上的思考题 预习报告应在实验进行前完成，在到达

4、实验室时交实验教师检查。,二、实验报告的内容包括： 1 仪器与材料（实际用到的）。 2实验题目、真值表、表达式、电路图及测试数据。 3 分析、讨论和结论(即实验结果、误差原因的分析，故障分析，实验的收获心得体会、对实验的建议等)。 4 思考题。,数字电子技术实验的一般过程,1、预习（主要完成理论准备和实验设计）； 2、仿真（初步验证实验方法设计的正确性，并进行必要的修改）； 3、实物连接并进行实测（进一步检验实验设计的正确性并获得实验数据）； 4、完成实验报告； 5、总结实验经验。,一、数字万用表简介,测电压,测电阻,交、直流转换,实验前-用万用表“欧姆挡”检测导线，每次使用完，应将万用表置于

5、测电压档 位。,注意事项,二、数字实验箱简介,集成电路有缺口一侧向左,A,C=AB = AB,B,F,集成电路块使用时的注意事项,必须接5V直流电源，且电源极性不能接反。 多输入端门电路中不使用的输入管脚或控制管脚应按照实际有效状态可靠接地或接高电平。 门电路的输出管脚不可直接接电源端（包括电源正极或接地端）或信号源端。 对于门电路，可通过检查其基本逻辑状态来检验其好坏。,1熟悉集成门电路的使用方法。 2掌握用中、小规模集成电路设计组合逻辑电路 的方法。 3了解排除组合逻辑电路故障的一般方法。,一、实验目的,实验一 组合逻辑电路的设计,二、实验设备和器材,数字实验箱 万用表 计算机 74LS1

6、38 1片 74LS20 1片 74LS00 2片 74LS283 1片 74LS153 1片 导线：若干,三、实验内容,一、基本内容 1、检查与非门。 2、半加器。 二、设计内容 1.用74LS138和74LS20设计全减器，完成测试状态表（四组） 。 2.用74LS138和74LS00设计比较器，完成测试状态表（四组） 。 3.用双4选1数据选择器74LS153和门电路74LS00实现全加器,完成测试状态 表（四组） 。 4.公共场所电灯控制逻辑电路设计,完成测试状态表（四组） 。 5.用一片四位并行全加器74283设计一个余3码转换成8421代码的转换电路, 完成测试状态表（四组）。 6

7、.用二片四位并行全加器74283和必要的门电路设计个8421BCD码的加法器 电路,完成测试状态表（四组） 。 其中15必做，6选做。,四、实验步骤,1、检查与非门 2、半加器 3、3-8译码器实现全减器和比较器设计 4、余3码转换成8421代码 5、数据选择器实现全加器 6、公共场所电灯控制 7、其它可选电路设计,设计性题目实验报告写法,例：用74LS138和74LS20设计一位全加器 （1）根据题目要求写出（全加器的）真值表为：,（2）再写出74LS138的功能表：,根据功能表写出逻辑函数式：,根据逻辑函数式画出电路图：,S CO,CI,B,A,按电路图接线并测试四组数据：,一位全加器功能

8、测试表（任选四组数据）,经接线测试，能够满足设计要求，设计完成。,用一片四位并行全加器74LS283接成一个余3码转换成8421代码的转换电路,74LS283输入常数的方法（1101）,用二片四位并行全加器74LS283和必要的门电路设计一个8421BCD码的加法器（设：加数与被加数都是 8421BCD码）,A1 B1,74283,74283,Ai,Bi,Ai,Bi,Si,判别逻辑,(9时) +6 (=9时) +0,Co,Ci,Co,判别 逻辑,Co,Si,是否+6是否修正控制: F=co1+ S41. S31 + S41. S21 进位输出修正: CO=CO1+CO2,F,八选一数据选择(7

9、4LS151),双四选一数据选择(74LS153),Y= (A1A0)D0 + (A1A0) D1+ (A1A0) D2+(A1A0) D3,一位全加器真值表,转换真值表,利用双41数据选择器构成一位全加器。,一位全加器真值表,转换真值表,Si=ABCi-1+ ABCi-1+ ABCi-1+ ABCi-1 = (AB)1D0 + (AB) 1D1+ (AB) 1D2+( AB) 1D3 1D0= 1D3= Ci-1 1D1= 1D2= Ci-1,Ci=ABCi-1+ ABCi-1+ ABCi-1+ ABCi-1 = (AB)0 + (AB) 2D1+ (AB) 2D2+( AB) 1 2D0=0 2D1=2D2= Ci-1 2D3= 1,一位全加器真值表,转换真值表,全加器,组合逻辑电路常见故障的预防和解决方法,接线错误造成故障 按原理图逐层检查电路连线； 检查集成电路各控制管脚、悬空管脚是否按要求接高、低电平； 集成电路电源管脚是否正确连接。 接触不良造成故障 接线前用万用表检测导线； 检查集成电路管脚与插座