微型计算机接口技术及应用教案

1、第一章 概述本章要点 接口的概念 微机系统的组成结构 为什么要在CPU与外设之间设置接口 理解接口实现的主要功能 CPU与接口交换数据的方式、各方式的特点及应用场合1. 接口 接口就是微处理器CPU与“外部世界”的连接电路，是CPU与外界进行信息交换的中转站。2. 微机系统的组成结构微型计算机的硬件组成：中央处理器（CPU或MPU）、存储器、I/O（输入/输出）设备及其接口电路，通过系统总线相连。3. 为什么要在CPU与外设之间设置接口信号不兼容功能定义、逻辑定义、时序关系速度不兼容为了提高CPU的效率为了利于外设自身的发展4. 接口的功能（基本功能）1）执行CPU命令的功能：CPU对外设的控

2、制通过接口电路完成命令口2 ) 返回外设状态的功能: 正常工作状态、故障状态状态口3 ) 数据缓冲功能: 输入/输出缓冲；三态特性数据口4 ) 设备选择功能: 地址代码I/O设备选择信号端口地址译码电路5 ) 信号转换功能:信号的功能定义、逻辑关系、电平高低、工作时序6 ) 数据宽度与数据格式转换功能: 串行通信：串并转换、串行数据格式化5. CPU与接口交换数据的方式1. 查询方式: CPU反复、主动地查询外设状态. 特点：无额外的硬件开销；CPU工作效率低, 应用：CPU不太忙、传送速度不高, 无条件方式是查询方式的特例2. 中断方式: 外设主动向CPU提出中断申请；CPU与外设并行工作

3、特点：增加了硬件开销，提高了CPU工作效率 应用：CPU较忙、尤其是实时控制及紧急事件处理3.直接存储器存取方式（DMA方式）: M与I/O、I/O与I/O间直接快速传送快速性原因：硬件取代软件；提供直接通路特点：电路结构复杂，硬件开销大应用：高速外设进行大量数据传送其他知识点1 接口电路的结构u 固定式结构不可编程u 半固定式结构用GAL器件设计u 可编程结构大规模集成芯片本书重点u 智能型结构I/O处理器、通用单片微机2 分析与设计接口电路的基本方法u 两侧分析法:CPU一侧：CPU的类型；DB和AB的宽度；CB的逻辑定义；时序特点外设一侧：外部特性（引脚的功能定义和逻辑定义）、工作过程u

4、 硬软结合法1）硬件设计方法合理选用外围接口芯片有针对性地设计附加电路逻辑关系与电平转换、时序配合、驱动能力2）软件设计方法用汇编语言（或高级语言）直接对低层硬件编程了解硬件电路工作原理用DOS系统功能调用和BIOS调用编程标准输入/输出设备3. 接口技术的发展趋势发展过程：固定式简单接口、可编程复杂接口、功能强大的智能接口发展趋势：智能化、标准化、多功能化、高集成度化第二章 I/O端口地址译码技术本章要点 端口的概念 端口的地址编址方式及其特点 I/O端口地址选用的原则 掌握I/O端口地址译码电路的工作原理 I/O端口地址译码电路的设计与分析1. I/O端口和I/O操作1）I/O端口端口（p

5、ort）：接口电路中能被CPU直接访问的寄存器。端口的种类：数据口、状态口、命令口2）I/O操作本质：I/O端口的操作2. 端口地址编址方式1）统一编址（存储器映象方式）原则：M与I/O共用整个地址空间；I/O端口与存储单元等同M与I/O地址不重叠优点：I/O 可有较大编址空间，易扩展；I/O操作指令类型多、功能齐全缺点：M的地址空间受限；I/O指令较长，执行速度较慢2）独立编址（ I/O映象、专用I/O指令方式）原则： M与I/O分开编址、互不干扰M与I/O地址重叠优点： M空间不受I/O空间影响；有专用I/O指令（程序清晰）；I/O指令短，执行速度快缺点： I/O指令种类有限， I/O空间

6、不易扩展3. I/O端口地址选用原则1）凡是系统配置占用了的地址一律不能使用2）计算机厂家申明保留的地址最好不要使用3）可用留作实验卡的地址：300H31FH；最好用地址开关4. I/O地址译码电路工作原理及作用1）地址译码电路的作用作用：地址控制信号=接口芯片的选择信号AEN0的原因：避免在DMA期间，由DMA控制器对这些以非DMA方式传送的端口执行DMA操作2）地址译码电路的输出信号输出信号：低电平有效5. I/O地址译码方法片间选择：高位地址控制信号=片选信号片内端口选择：低位地址直接与接口芯片地址线相连6. I/O端口地址译码电路设计地址范围：n根地址线未参与译码，译出地址含2n个例：

7、图中译码输出地址2F8H（只读、AEN0）试分析将图中的A1、A0去掉后，译码输出的地址（地址范围：2F8H2FBH）A9&1A81A7A6A5A4A31111&A2A1A0AENIOR1Y74LS3074LS2074LS32第三章 计数器与定时器本章要点 微机系统中的定时、时序配合 8253/8254的主要特性、8253/8354计数初值的计算 8253/8254的初始化 8253/8254的6种方式的主要区别、应用场合1 基本概念1）定时2）计数3）定时与计数的关系4）频率声音音乐2.微机系统中的定时内部定时：计算机本身运行的时间基准或时序关系；由计算机硬件决定，用户无法更改外部定时：外设

8、实现某种功能时，本身所需的时序关系时序配合：考虑外设与CPU连接时，以计算机的时序关系为依据，以满足计算机的时序要求3. 定时方法1）软件定时（短时延时）不需增加硬件；浪费CPU资源、程序通用性差典型的延时程序：MOVCX,nDELAY: LOOPDELAY2）硬件定时（定时时间长）可编程定时/计数器或单稳延时电路，不占用CPU时间、定时准确、定时程序具有通用性4. 8253-5/8254-2外部特性与内部结构8253/8254主要特性：3个独立的、16位的、减1计数通道（T0T2）；每个通道有自己的GATE、CLK、OUT；6种工作方式8253的内部结构图：内部总线读/写逻辑数据总线缓冲器D

9、0D7A0A1IORIOW控制命令寄存器CS计数器2CLK2GATE2OUT2计数器1CLK1GATE1OUT1计数器0CLK0GATE0OUT05. 8253通道内部各寄存器的作用 初值寄存器：存放初值，可读/写，写入后不变 减1计数器：在GATE作用下，对CLK输入的脉冲进行减1计数，不能直接读写 当前计数值锁存器：锁存减1计数器的当前值，只读6. 计数初值8253/8254是逆计数器（减1计数器）减1计数器减为0时输出有效定时的计数初值(时间常数)7. 编程命令 写入方式字：向控制端口写入方式字，选择通道、确定工作方式 写入计数初值：按方式字的要求向指定通道装入计数初值命令字的格式SC1

10、SC0RL1RL0M2M1M0BCD8. 8253/8254初始化举例要求：频率为2MHz的时钟信号，利用T1定时2ms，试对8253初始化（方式3）初值：初始化程序段MOVDX,307HMOVAL,76H OUTDX,ALMOVDX,305HMOVAX,4000 OUTDX,AL MOVAL,AHOUTDX,AL9. 工作方式及特点区分6种工作方式的标志 启动计数器的触发方式 输出波形 计数过程中门控信号的作用 在计数过程中写入新初值的处理方式六种方式的比较方式GATE引脚输入状态所起的作用输出波形高电平低电平下降沿上升沿0允许禁止暂停继续计数过程中为低,计数值减为0时,变高(单次)1不影响

11、不影响不影响开始或重新开始宽度为n个CLK的低电平（单次）2允许禁止停止重新开始周期为n个CLK，宽度为1个CLK的负脉冲（重复波形）3允许禁止停止重新开始周期为n个CLK的方波（重复波形）4允许禁止停止重新开始减为0时输出宽度为1个CLK的负脉冲(单次)5不影响不影响不影响开始或重新开始减为0时输出宽度为1个CLK的负脉冲(单次)第四章 DMA控制器本章要点 DMA传送的特点、传送过程及操作类型、操作方式 DMA读、DMA写的传送方向 DMA控制器在系统中的工作状态及地位 DMAC级联方式下的工作过程 8237A-5的一些特殊引脚的功能：DB07、A03、IOR、IOW 8237A-5的工作

12、时序中各状态周期内完成的任务 DMA传送过程中对存储器和外设的寻址方法 PC机DMA初始化中20位存储单元物理地址的形成 8237A-5的初始化编程1. DMA传送的特点I/OI/O;I/OM;MM高速外设进行大量数据传送具有快速性的原因 硬件取代软件(DMAC取代CPU) 为两个介质提供直接通路2. DMA传送的过程在DMA操作之前要进行初始化：数据块大小、M起始地址、传送方向、使用通道等申请阶段：外设DMAC，若允许，DMACCPU响应阶段：LOCK无效，CPUDMAC，DMAC成为系统主控者数据传送阶段：DMACI/O，发地址给M；发读/写信号；源目标传送结束阶段：DMAC/O；I/O撤

13、除DREQ；HRQ、HLDA无效；CPU控制总线3. DMA操作类型1）数据传送源目标，源和目标为M或I/O传送方向，DMA读写针对M而言2）数据校验进行某种校验，不发读/写信号，常在DMA读后3）数据检索不发读/写信号，在M中查找关键字节或关键位比较寄存器4. DMA操作方式1）单字节方式（单一方式）操作一个字节就释放总线2）连续方式（块字节方式）操作结束（数据块操作结束，检索时找到关键字节或关键位）才释放总线；在操作过程中，DREQ无效则等待其有效3）请求方式（询问方式）操作结束或DREQ无效即释放总线5. DMA控制器在系统中的地位两种工作状态：主动态和被动态对应于两种地位：主控器和受控

14、器6. 总线控制权在DMAC与CPU间的转移 两对握手信号：DREQ和DACK；HRQ和HLDA7. DMA控制器8237A-5主要特性：4个独立通道；64KB计数和寻址能力； 支持I/OM；MM； 2种操作类型、3种操作方式8. 8237A-5的内部寄存器及编程命令基地址和当前地址寄存器基字节计数器和当前字节计数器状态寄存器和命令寄存器请求寄存器屏蔽寄存器方式寄存器暂存寄存器软命令9. 软命令只要对特定地址进行一次写操作（即CS、内部端口地址和IOW同时有效），命令就生效，与写入的具体数据无关OUT 0CH,AL ;清先/后触发器软命令 OUT 0DH,AL ;总清除软命令 OUT 0EH,

15、AL ;清屏蔽寄存器软命令10. 8237A-5各操作周期说明空闲周期SI：（未发生DMA请求时）检测CS：CPU是否对其操作；检测DREQ：外设是否有请求过渡状态S0：DMAC发出HRQ之后，收到HLDA之前有效周期（DMAC收到HLDA后，接管总线）S1：更新高8位地址.AEN、ADSTB有效,DMAC将M的A815放到DB07上; 只有当 A815有变化时才出现S2：选中两个介质.输出16位地址选中M:低8位由A07直接输出;高8位由DB07经外部锁存器(由ADSTB下降沿锁存)输出；发有效的DACK选中I/OS3：读周期.发出IOR(DMA写)或MEMR(DMA读),从源读数据到DB0

16、7,等待写周期S4：写周期.发出MEMW(DMA写)或IOW(DMA读),将DB07上的数据写到目标中说明：提前写(扩展写)：写提前到与读同时开始(S3)，与读一样扩展到2个时钟周期压缩时序：去掉S3，读与写同为1个时钟周期SW：慢速I/O或M传送时，在S3和S4间插入SW第五章 中断技术本章要点 中断、中断向量、向量表的结构、类型号与中断向量的关系 修改中断向量的方法和步骤 PC机中断系统的组成；几种特殊中断产生的条件 硬中断与软中断的区别 中断处理过程；中断响应周期CPU与8259A的操作 8259A的主要特性 8259A写入命令字的区分方式；各编程命令的功能 8259A级联方式下的工作过

17、程 8259A的初始化编程1.基本概念中断：是指CPU在正常运行程序时，由于内部/外部事件或由程序预先安排的事件，引起CPU中断正在运行的程序，转去为该事件服务。服务完毕，再返回去继续运行被暂时中断的程序的过程。中断源：发出中断请求的外部设备或引起中断的内部原因中断识别：确定中断源，实现程序转移中断向量：中断服务程序入口地址 ，4个字节（偏移地址、段首址）中断向量表：PA=000H3FFH，256个；存储结构（中断号,顺序）类型号：8位，N=00FFH中断向量指针：PA=4*N2. 中断向量的装入(填写)与修改1）装入：系统配置和使用的系统软件负责。设中断类型号为N,服务程序入口为INT_SE

18、V， 2）中断向量的修改修改方法与步骤：保存原中断向量 INT 21H 的35H号功能设置新中断向量 INT 21H 的25H号功能恢复原中断向量 INT 21H 的25H号功能3）中断向量装入程序段CLI MOV AX,0 MOV ES,AX MOV DI,4*N MOV AX,OFFSET INT_SEV MOV ES:DI,AX MOV AX,SEG INT_SEV MOV ES:DI+2,AX STI3. 硬中断（NMI和INTR）1）不可屏蔽中断NMI： 不可屏蔽：不受IF状态影响 类型号固定：02H 有效信号：上升沿 紧急故障处理：RAM奇偶校验错、I/O通道校验错、协处理器运算错

19、2）可屏蔽中断INTR 可屏蔽：IF=1,开放;IF=0,屏蔽 类型号由8259A提供(PC机08H0FH) 有效信号：高电平 3）INTR的处理过程 开中断，接收请求 发2个INTA,取得类型号N (PSW) (SP),IF=TF=0 (CS) (SP),(4*N+2) CS (IP) (SP),(4*N) IP 执行中断服务程序 执行IRET时 (SP) (IP), (SP) (CS) (SP) (PSW) 继续运行原程序4. 软中断1）双字节指令形式的中断(INT n) ROM-BIOS中断：INT 10H;INT 16H等 DOS中断：INT 21H;INT 20H等 未定义中断：IN

20、T 60H;INT 78H等2）特殊中断除法溢出中断(N=0)条件：商超出规定寄存器的表示范围;字(AX),字节(AL)单步中断(N=1)条件：TF=1;调试工具或程序设置断点中断(N=3)条件：调试工具中使用溢出中断(N=4)条件：OF=1且执行INTO指令 5. 硬中断与软中断的比较特点软中断硬中断(INTR)随机性、突发性否是中断响应周期无有类型号的提供指令或固定中断 控制器可屏蔽否是6. 中断的处理过程（INTR）1）中断申请：CPU在每条指令最后一个T内检测INTR；若为高电平, IF=1,且无DMA请求,当前指令执行完进入响应阶段2）中断响应3）中断服务：执行中断服务程序 4）中断

21、返回：执行到IRET恢复断点，返回7. 中断响应周期及INTA的作用两个连续中断应答信号INTA负脉冲组成一个中断响应周期第1个负脉冲：CPU:LOCK=0;8259A:IRRi=0;ISRi=1第2个负脉冲：CPU:LOCK=1;ALE=0;8259A:类型号CPU 自动结束方式中ISRi=08. 8259A协助CPU完成的工作接收和扩充外设的中断请求：一片可管理8级中断;两级级联最多管理64级优先级排队管理：固定优先级、循环优先级控制中断请求的屏蔽与开放提供中断类型号：向量中断，还可实现查询中断9. 内部结构读/写逻辑数据总线缓冲器D0D7A0IORIOW级联/缓冲比较器CS优先级分析器P

22、RCAS0CAS2CAS1SP/EN正在服务寄存器ISR中断请求寄存器IRR控制逻辑中断屏蔽寄存器IMRIR0IR1IR7INTAINT说明：1.中断请求寄存器(IRR):8位,可读，寄存有请求的中断级,IRi有请求,IRRi=12.正在服务寄存器(ISR):8位,可读，寄存正在服务的中断级,IRi被响应且未服务完,ISRi=1,ISR可能多位同时为13.中断屏蔽寄存器(IMR):8位,可读可写，寄存中断级屏蔽情况,IMRi=1,IRi被屏蔽10. 8259A的编程命令及中断操作功能4个初始化命令字(ICW14)、3个操作命令字(OCW13);写入到2个端口中同一端口写入多个命令字的区分方式:

23、设置特征位、规定写入顺序11.8259A编程命令的使用ICW:初始化时,按顺序接收24个OCW:工作过程中,动态控制例：端口地址:20H、21H;边沿触发;完全嵌套; 固定优先级;非缓冲;中断类型号:08H0FH初始化编程MOV AL,13H OUT 20H,AL MOV AL,08H OUT 21H,AL MOV AL,01H OUT 21H,AL8259ASP/EN+5VINT日时钟键盘保留串口2串口1硬盘软盘打印机IR1IR0IR2IR3IR4IR5IR6IR7A0CSINTARDWRINTAIORIOWS0S1S2S0S1S2D07D07INTRCPU总线 控制器写ICW1写ICW2写

24、ICW4？写ICW3写ICW4级联系统？准备接收中断YNYN初始化流程第六章 存储器接口本章要点 半导体存储器的分类及其主要特点 存储器与CPU接口时应该考虑的问题 片选控制信号产生的方法 EPROM、SRAM的接口电路设计 DRAM接口的特殊性 DRAM控制器的构成及其功能 DRAM接口电路分析 Cache的地址映象方式及其原理 地址索引机构的作用及其特点1. 存储器系统的分级结构存储器系统：容量大、速度快、成本低高速缓冲存储器(Cache)、主存储器(MM)、 辅助存储器(外存储器) 存储器系统的分级：2. 半导体存储器的主要性能指标存储容量: 能存储二进制数码的数量,即存储元的个数;mn

25、,1K4, 8KB存取时间(读写周期): 从启动一次存储器操作到完成该操作所经历的时间功耗: 每个存储元消耗功率的大小;w/位、mw/位可靠性: 对电磁场及温度变化等的抗干扰能力,无故障时间:数千小时3. 存储器接口应考虑的问题1）与CPU的时序配合2）CPU总线负载能力 小型系统:直接相连 较大系统:加缓冲器或驱动器3）存储芯片的选用4. 地址映象方式1）全相联映象方式原则:Cache和MM均划分为页, MM中的任何一页可调入到Cache中的任何一页位置上256B/页;Cache:32KB,128页; MM:16MB,64K页2）直接映象方式原则:Cache划分为页, MM划分为段,每段容量

26、与Cache相同, Cache只接收页号相同的页256B/页;Cache:32KB; MM:16MB,512段 3）分组相联映象方式原则:Cache和MM均划分为组,组容量相同;组内直接映象,组间全相联映象，存储组号256B/页;Cache:32KB;MM:16MB如:分2组, Cache:64页/组;MM:5122=1024组;Cache的组间全相联,组内直接映象;地址索引机构存储组号,共128(1+9)5. 地址索引机构作用:命中时形成Cache的高位地址 特点:按内容存取的相联存储器CAM,TTL器件,本身读写时间延迟极小,所有比较一次完成6. 置换控制策略先进先出(FIFO),易实现,

27、但效果不理想最近最少使用(LRU),效果好,但复杂第七章 并行接口本章要点 并行接口的特点，“并行”的含义 8255A的主要特性，PC口的特殊性 8255A的0方式、1方式、2方式的特点 8255A的1方式、2方式各联络信号线的作用 8255A的编程应用1. 并行接口的特点 多根数据线上同时传送多位信息，字节并行、字并行 “并行”的含义是指接口与外设间的数据线 接口与外设间设置联络信号(至少2根) 数据传送单位：1个字节或1个字 不要求有固定的数据格式2. 8255A的基本特性 数据端口：2个8位端口(PA、PB)、2个4位端口(PC高/低4位) 与TTL电平兼容 数据传送方式：无条件、查询、

28、中断 对应的工作方式:0、1、2 命令字：工作方式字和PC口按位置/复位命令字 寄存器种类：数据口、控制口和状态口3. PC的特殊性 作为数据口,是2个独立的4位口 可由控制字进行按位控制 方式1、2时,大部分引脚作应答线 作为方式1、方式2的状态口 4. 内部结构 数据端口A、B、C: 输入三态缓冲,输出锁存; C口分为两个4位口、状态口 A组和B组控制电路: A组:A口和C口上半部 B组:B口和C口下半部 数据总线缓冲器 读/写控制逻辑读/写控制 逻辑数据总线缓冲器D0D7A0RDWRB组控制CSPA07A组控制A1RESETA组 A口(8位)A组 PC上 (4位)B组 B口(8位)PB0

29、7PC47PC03B组 PC下 (4位)5. 8255A方式命令字PC下方向D0B口方向B口方式PC上方向A口方向A口方式特征位D1D2D3D4D5D6100:方式001:方式110:方式2(双向)0:方式01:方式10:输出1:输入传输方向例：A口方式0,入;B口方式1, 出;C上输出,C下输入 方式字为=95HMOV DX,303H MOV AL,95H OUT DX,ALC口按位置/复位命令字0D6D5D4D3D2D1D0特征位无效引脚选择置/复位选择6. 方式0的特点 基本输入/输出方式，无固定联络信号； 输入缓冲、输出锁存；无条件或查询方式 独立的2个8位口和2个4位口， 24根I/

30、O线全部由用户控制 无固定时序和确定状态字 单向传送7. 并行打印机接口设计1）要求查询方式，将内存中首址为BUF的256个字符(ASCII码)进行打印2）使用的信号(Centronics标准，8位并行) BUSY:忙,=1,打印机忙;打印机打印完使BUSY=0,可供查询 DATA BIT18(DB18):数据线,传ASCII码,但数据并未进入打印机 DATA STROBE(DSTB):数据选通,负脉冲将DB18上数据打入打印机 ACKNOWLEDGE(ACK):应答,打印机打印完输出负脉冲,可产生中断3）硬件设计CPU打印机插槽DB18DSTBBUSY地8255APA07PC1PC5地4）驱

31、动程序设计MOV DX,303H MOV AL,88H OUT DX,AL MOV AL,03H OUT DX,AL LEA SI,BUF MOV CX,256 L：MOV DX,302H IN AL,DX AND AL,20H JNZ L MOV DX,300H MOV AL,SI OUT DX,AL MOV DX,303H MOV AL,02H OUT DX,AL NOP NOP MOV AL,03H OUT DX,AL INC SI LOOP L8. 方式1的特点 选通(应答)输入/输出，有固定应答和中断申请信号;输入有锁存功能;查询或中断方式交换数据 PA、PB作数据口，PC部分引脚作应答线;作应答线的引脚不由用户控制 有固定时序和确定状态字 单向传送输入时：STB:输入选通,外设 8255A, 将数据送入8255A PC4 PC2IBF:输入缓冲器满,8255A 外设,高电平阻止外设送数 PC5 PC1INTR: