第7章时序功能器件.ppt

1、,7 常用时序逻辑功能器件,常用的时序逻辑功能器件主要有两种：,计数器,存放二进制数，传输二进制信息 ，即代码的寄存、移位、传输。,统计时钟脉冲的个数（数数、计数），分频、定时、产生节拍脉冲。,寄存器,7 常用时序逻辑功能器件,7.1 计数器,7.1.1 二进制计数器,7.2 寄存器和移位寄存器,7.1.2 非二进制计数器,7.1.3 集成计数器,7.2.1 寄存器,7.2.2 移位寄存器,7.2.3 集成移位寄存器74194,教学基本要求 熟练掌握二进制计数器的组成、逻辑功能及工作原理。 掌握十进制计数器的组成、逻辑功能及工作原理。 掌握典型中规模集成计数器的逻辑功能及应用。 掌握移位寄存器

2、的逻辑功能和工作原理。 掌握中规模集成移位寄存器的逻辑功能及其应用。,7 常用时序逻辑功能器件,计数器的分类,同步,7.1 计 数 器,按数值增减趋势,加计数器 Up Counter,减计数器 Down Counter,可逆计数器 Up/Down Counter,按FF状态更新时刻,异步,-所有FF的状态同时更新，共用一个CP,-所有FF的状态不同时更新，不共用一个CP,按状态变量使用的编码,二进制计数器 Binary,二-十进制计数器 BCD,N进制计数器 Another,7.1 计 数 器,7.1.1 二进制计数器,驱动方程:,状态方程:,1. 二进制异步加计数器(分析),图 7.1.1,

3、0 0 0,1 1 1,1 1 0,1 0 1,1 0 0,0 1 1,0 1 0,0 0 1,状态转换表,状态转换图,1. 二进制异步加计数器,(CP由01时，此式有效),(Q0由10时，此式有效),(Q1由10时，此式有效),1. 二进制异步加计数器(分析),1tpd,2tpd,3tpd,时序图,说明:,计数脉冲的最小周期 Tmin= ntpd。,2 4 8,图 7.1.3,计数器也可作为分频器。,异步计数器工作速度慢。,2. 二进制同步计数器(分析),为了提高计数速度，我们将CP脉冲同时接到全部FF，使FF的状态变换与CP脉冲同步。这种方式的计数器称为同步计数器。, 同步二进制加计数器,

4、驱动方程:,状态方程:,输出方程:,C=Q2nQ1nQ0n,2. 二进制同步计数器(分析), 二进制同步加计数器,状态转换表,C=Q2nQ1nQ0n, 二进制同步加计数器(分析),状态转换图,时序图,电路完成的功能： 此电路为8进制计数器。 3个触发器受同一个时钟信号CP的控制，3个触发器的翻转是同时进行的，都比CP的作用时间滞后一个tpd，因此，其工作速度一般比异步计数器的高。, 二进制同步加计数器(分析),3位二进制减计数器状态图,状态表,选用3个下降沿触发的 边沿JK触发器组成电路,(2) 二进制同步减计数器(设计),状态表,求状态方程:,(2) 二进制同步减计数器(设计),（画各触发器

5、的次态卡诺图）,画逻辑电路图:,(2) 二进制同步减计数器 (设计),(3) 二进制同步可逆计数器,(1) 列出状态表和驱动表如表7.1.2。,7.1.2 非二进制计数器,例7.1.1 用D触发器设计一个8421码十进制同步加计数器。,解：,各触发器的驱动方程:,(2) 画出卡诺图，求出D触发器的驱动方程：,(3)画出逻辑电路图,该电路能够自启动。,(4) 画出完整的状态图，检查设计的计数器能否自启动。,7.1.3 集成计数器,几种常用的集成电路计数器，见表7.1.3。,1. 集成计数器74161（ 4位二进制同步加计数器）,（1）74161的功能,RCO=ETQAQBQCQD,表7.1.4

6、74161逻辑功能表,异步清零,同步并行预置数据,保持原有状态不变,计数,QDQCQBQA0,QDQCQBQADCBA,QDQCQBQA QDQCQBQA,CP每来一个上升沿，计数器的值增1。,74161的时序图,设法跳过169=7个状态,1,1,CP,1,例7.1.2 用74161构成九进制加计数器。,（2）74161的应用,(1) 利用异步清零引脚,(1) 反馈清零法,设法跳过169=7个状态,例7.1.2 用74161构成九进制加计数器。,(2) 利用同步置数引脚: 采用前九种状态,(2) 反馈置数法:,(2) 反馈置数法:采用后九种状态,例7.1.2 用74161构成九进制加计数器。,

7、波形图：,分析下图所示的时序逻辑电路，试画出其状态图和在CP脉冲作用下Q3、Q2、Q1、Q0的波形，并指出计数器的模是多少？（选讲）,M=12,*例,例7.1.3 用74HCT161组成256进制计数器。,解：,因为1片74HCT161只能构成16进制计数器，而256 = 1616，所以要用两片74HCT161才能构成此计数器。,先将两片74HCT161均接成十六进制计数器，然后将两片级联起来，让两个芯片协同工作即可。,片与片之间的连接通常有两种方式：,并行进位 (低位片的进位信号作为高位片的使能信号),串行进位 (低位片的进位信号作为高位片的时钟脉冲，即异步计数方式),解题分析,N = 16

8、16=256,计数状态 : 0000 0000 1111 1111,串行进位：低位片的进位作为高位片的时钟,CP,1 1 1 1,+ 0 0 0 1,并行进位： 低位片的进位作为高位片的使能,用集成计数器构成任意进制计数器小结,N M 的情况 ：,已有的集成计数器是M 进制，需组成的是N 进制计数器,具体实现的方法：,反馈清零法,反馈置数法,利用清零输入端，使电路计数到某状态时产生清零操作，清除MN个状态实现N进制计数器。,利用计数器的置数功能，通过给计数器重复置入某个数码的方法减少(MN)个独立状态，实现N进制计数器的。,N M 的情况,（1）串行进位方式：,（2）并行进位方式：,-采用多片

9、M进制计数器构成。,按芯片连接方式可分为：,构成异步计数器,构成同步计数器,异步清零：,异步预置数：,2. 双时钟4位二进制同步可逆计数器 74LS193,同步加计数：,同步减计数：,RD=1,RD=0, LD=0,RD=0, LD=1,CPD=1,RD=0, LD=1,CPU=1,3. 异步十进制计数器74LS290,图 7.1.14,（1）74LS290的功能,输出端,图 7.1.14,3. 异步十进制计数器74LS290,（1）74LS290的功能,二进制计数器 CPA QA,五进制计数器CPB QD QC QB,0,0,3. 异步十进制计数器74LS290,时钟输入端,直接清零端,直接

10、置9端,二进制计数器,五进制计数器,十进制计数器,3. 异步十进制计数器74LS290,74LS290的功能表,在计数或清零时，均要求R9(1)和R9(2)中至少一个必须为0。,只有在R0(1)和R0(2)同时为1时，才能清零。,（2）74LS290的应用,例7.1.4 用两片74LS290组成二十四进制计数器。,计数状态: 0000 0000 0010 0011(0010 0100),整体反馈清零方式,图7.1.19,（2）74LS290的应用,(二十四进制计数译码显示电路),图7.1.20,数字电子钟是一种直接用数字显示时间的计时装置。一般由晶体振荡器、分频器、计数器、译码器、显示器、校时

11、电路和电源等部分组成。,数字电子钟的组成, end ,7.2 寄存器和移位寄存器,7.2.1 寄存器,7.2.2 移位寄存器,7.2.3 集成移位寄存器74194,移位寄存器的工作原理,双向移位寄存器,寄存器是用来存储二进制代码的电路。它的主要组成部分是触发器。,一个触发器能存储1位二进制代码，要存储 n 位二进制代码，就需要用 n 个触发器，所以寄存器实际上是若干触发器的集合。,7.2.1 寄存器74LS175,7.2.1 多位寄存器74LS175,表7.2.1 74LS175的功能表,7.2.2 移位寄存器,把若干个触发器串接起来，就可以构成一个移位寄存器。,串行数据输入端,串行数据输出端

12、,1. 单向移位寄存器（串入/串出、并出、右移）,7.2.2 移位寄存器,D2=Q1,D1=Q0,D3=Q2,D0=DI,Q0n+1=D,Q1n+1 =Q0,Q2n+1 =Q1,Q3n+1 =Q2,Qn+1=D,D触发器的特性方程,驱动方程：,次态方程：,工作原理：,设 DI = Q0Q1Q2Q3 = 1011,1 0 1 1,0 1 1 0,1 1 0 0,1 0 0 0,0 0 0 0,4个CP后，输入端的数据“1011”，串行送入寄存器，并行输出；再经过4个CP，串行输出（数码移出寄存器）。,FF0 FF1 FF2 FF3,CR=0,1CP 后 1,2CP 后 1,3CP 后 0,4CP

13、 后 1,1011,图7.2.3 时序图,D3 D2 D1 D0,D3,D3,D3,D3,D2,D2,D1,D2,D1,D0,D2,D1,D0,D1,D0,D0,再经过4个CP后，从DI 端串行输入的数据从DO 端串行输出。 串入串出,从图中可看出：经过4个CP作用后，从DI 端串行输入的数据从Q0 Q1 Q2 Q3并行输出。 串入并出,工作波形：,2. 双向移位寄存器,S=1,S=0,右移,左移,还可实现串行输入/串行输出、串行输入/并行输出。,7.2.3 集成移位寄存器-74194,4个并行输入端,2个控制端,4个并行输出端,表7.2.4 74194功能表,L,L,H,8,L,L,H,L,

14、H,7,H,H,H,L,H,6,L,L,L,H,H,5,并入并出,H,H,L,H,H,4,A,B,C,D,A,B,C,D,H,H,H,3,保持,H(L),H,2,L,L,L,L,L,1,A,B,C,D,右移DSR,左移DSL,S0,S1,QA,QB,QC,QD,并行输入,时钟脉冲CP,串行输入,控制信号,输 出,输 入,清零 RD,序号,说 明,异步清0,左移1,左移0,右移0,右移1,保持,7.2.4 应 用,例1 远距离数据传送,例2 完成算术运算,左移一位，0010 0100，相当于2; 左移两位 1000，相当于4 ; 同理，右移一位相当于2,用左移、右移实现2，2运算。,如 (0010) 2 = 210,7.2.4 应 用,例3 时序脉冲产生器。电路如图所示。画出 Q0-Q3波形，分析逻辑功能。,启动,解：,开始启动，信号为0，