1.4 ASIC与FPGA.ppt

1、杭州电子科技大学 EDA技术,1.4 ASIC与FPGA,ASIC的发展 ASIC与FPGA,第一章 绪 论,杭州电子科技大学 EDA技术,数字系统的硬件实现,早期集成电路除了处理器、存储器，就是系列化、标准化产品，如74系列的数字集成电路。 微处理器：CPU、MPU、DSP 应用系统设计者利用不同的集成块，在PCB板上搭建面向某一应用的电路或系统。,1.4 ASIC与FPGA,ASIC(1),80年代中期以后，IC工艺与设计技术的发展水平已使人们可以在单芯片上实现相当规模与复杂功能的电路，ASIC的概念应运而生：把本需要多个中小规模集成块完成的某一电路功能集成到一个芯片上去实现，这就是ASI

2、C：Application Specified Integrated Circuit。,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,ASIC(2),ASIC一般是面向特定应用领域的IC，如音/视频编解码芯片、网络通信芯片、LCD显示驱动芯片等。 为了加快ASIC产品的开发速度，更快地满足市场需求，ASIC的设计采取了不同的模式： 门阵列(Gate Array) 半定制 ASIC 标准单元(Standard Cell) 全定制 半定制是在预定设计前提下受约束的设计，目的是为了简化设计流程，以牺牲芯片性能为代价来缩短开发时间。,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术

3、,门阵列设计,门阵列是预先设计生产好的由基本逻辑门组成的阵列，只需根据不同电路设计制作互连线，即得到最后电路。,IO焊盘,块单元,行单元,布线区,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,门阵列基本单元,门阵列是在一个芯片上把门电路排成阵列形式，门电路的构成是两对或三对共栅或不共栅的P型晶体管和N型晶体管，称为基本单元。,共栅四管单元电路及其版图,不共栅四管单元电路及版图,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,标准单元设计,标准单元是预先设计好“标准”(单元高度一致)的常用逻辑功能单元库，需要时从库中调用这些单元，经自动布局布线，得到电路版图。 需要全套掩膜

4、版，芯片利用率高。,宏 单 元,1.4 ASIC与FPGA,功 能 模 块,杭州电子科技大学 EDA技术,全定制ASIC设计,全定制是整个电路从最基本单元电路开始设计，设计师要定义芯片上所有晶体管的几何图形，可使每个器件都达到最优。 可以获得最优的电路性能，即面积利用率高、速 度快、功耗低。缺点是开发周期长，费用高，只适合大批量产品与模拟电路的设计开发。,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,SOC,随着集成度的提高与EDA的发展，ASIC发展到了SOC：System On Chip,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,System-on-a-Chip

5、,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,可编程逻辑器件,可编程逻辑器件(Programmable Logic Device，PLD)是在ASIC基础上发展起来的一种可编程逻辑IC ，是当前数字系统实现的重要硬件平台。 这是一种制造时无明确功能，而由用户应用时通过软件编程来决定功能的数字IC，使硬件设计工作成为软件开发工作。 有些PLD可反复擦除，并进行在线编程，在修改和升级PLD时，不需改变PCB电路板，只是在计算机上修改和更新程序，缩短了设计周期，提高了实现的灵活性。,1.4 ASIC与FPGA,编程工艺,按编程工艺可将PLD分为四类： 熔丝（Fuse）和反熔丝（Anti

6、fuse）编程器件 可擦除的可编程只读存储器（EPROM） 电可擦除的可编程只读存储器（EEPROM） SRAM编程器件（如：FPGA） 前3类为非易失性器件，编程后，配置数据保留在器件上；第4类为易失性器件，掉电后配置数据会丢失，每次上电后要重新进行数据配置。,1.4 ASIC与FPGA,熔丝连接技术,1.4 ASIC与FPGA,反熔丝连接技术,1.4 ASIC与FPGA,可擦除编程,可擦除编程用一种特殊的浮栅MOS管代替熔丝。,在漏、源极间加高电压，同时在控制栅g上加高压正脉冲，可在浮置栅上注入负电荷，使单元管开启电压升高，控制栅在正常电压作用下，管子仍处于截止。,1.4 ASIC与FPG

7、A,SRAM编程,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,可编程逻辑器件发展,可编程逻辑器件，经历了PAL、GAL、CPLD、FPGA几个发展阶段，其中 CPLD/FPGA属高密度可编程逻辑器件，是目前主要应用的PLD。 它既有ASIC面向特定应用的优点，但又无须经过掩膜生产，特别适合于样品研制或小批量产品开发， 使产品能以最快的速度上市，而当市场扩大时，它可以很容易地转由掩膜ASIC实现，使开发风险也大为降低。,1.4 ASIC与FPGA,可编程逻辑器件分类,2.1.1 PLD的发展历程,2.1.2 PLD分类,1.4 ASIC与FPGA,可编程逻辑器件结构,1.4 ASI

8、C与FPGA,杭州电子科技大学 EDA技术,FPGA,FPGA(Field Programmable Gate Array)是一种可编程逻辑阵列，内部由可配置的逻辑功能块排成阵列，四周为可编程的输入/输出功能块。,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,ASIC与FPGA 设计流程,ASIC与FPGA因后端设 计流程不同，因此设 计工具也不同。,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,FPGA应用,FPGA的传统应用场合包括： 小规模量产 需要快速上市的产品 原型样品设计 ASIC的逻辑验证 专用计算或信号处理 随着FPGA性能、集成度的不断提高，目前FPG

9、A的规模已可支持实现相当复杂的数字系统，满足大多数应用的需要，成本也变得可接受，正在很多场合取代ASIC。,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,FPGA实现的性能,FPGA和DSP芯片实现FIR滤波器的速度对比,8位FIR滤 波器阶数,FPGA的处理速度 单位： MIPS,达到相当速度所需DSP芯片的指令执行速度 单位：MIPS,8 16 24 32,104 101 103 105,832 1616 2472 3360,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,16阶8位FIR滤波器综合性能对比,1.4 ASIC与FPGA,FPGA实现的性能,杭州电子科技

10、大学 EDA技术,ASIC与FPGA市场,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,数字系统的不同硬件实现,同一个数字系统可用全定制、半定制、FPGA等不同的硬件形式实现，不同的实现由不同的特性。,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,不同硬件实现的特性,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,FPGA的发展(1),随着集成度的提高，目前的FPGA器件内嵌了高速乘法器、Gbits差分串行接口、微处理器(PowerPC500MHz，Xilinx)等专用硬核，以提高性能。 Altera、Xilinx还分别提供了用户可裁剪的RISC软核Nios、

11、 NiosII（Altera) 和MicroBlaze、Picoblaze（Xilinx）。 这标志着FPGA的应用范围已扩展到系统级，与SOC类似，与各种IP核一起，实现SOPC，为嵌入式系统的开发提供了极大方便。,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,SOPC: System-on-a-Programmable-Chip,SOPC,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,FPGA的发展(2),FPGA使硬件电路成为可编程的，这为电子系统的发展应用提供了一系列新的可能： 发现并修正在产品生命期内的错误 方便修改，增添新的特性，实现可重配置、可重构的计算

12、能够通过在线程序运行来修改芯片，甚至通过网络实现远程升级 实现自适应、可进化的系统,1.4 ASIC与FPGA,杭州电子科技大学 EDA技术,课程安排,本课程主要介绍如何用Verilog HDL描述设计数字电路与系统的方法，并能在FPGA上进行实现。 课程目的与要求： 了解EDA技术及现代电子设计方法 掌握Verilog HDL语言 掌握常见数字电路与系统的设计方法 掌握相关EDA工具与FPGA开发平台的使用 课程安排： 理论课：31030学时 实践课：3618学时,第一章 绪论,参考资料,Michael D.Ciletti,Verilog HDL高级数字设计。 Samir Palnitktar,Verilog HDL数字设计与综合。 夏宇闻,Verilog 数字系统设计教程。 Donald E.Thomas，Philip R.Moorby，刘明业等译，硬件描述语言Verilog（第四