CMOS模拟集成电路设计-ch2器件物理.ppt_第1页
CMOS模拟集成电路设计-ch2器件物理.ppt_第2页
CMOS模拟集成电路设计-ch2器件物理.ppt_第3页
CMOS模拟集成电路设计-ch2器件物理.ppt_第4页
CMOS模拟集成电路设计-ch2器件物理.ppt_第5页
已阅读5页,还剩36页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、模拟CMOS集成电路设计,第 2 章 MOS器件物理基础,2.1 基本概念,2,漏(D: drain)、 栅(G: gate)、 源(S: source)、衬底(B: bulk),MOSFET:一个低功耗、高效率的开关,MOS符号,3,模拟电路中常用符号,数字电路中常用,MOSFET是一个四端器件,2.2 MOS的I/V特性,沟道的形成,4,5,阈值电压VTH NMOS管的阈值电压通常定义为界面的电子浓度等于P型衬底的多子浓度时的栅极电压。,在基础分析中,假定VGS大于VTH时,器件会突然导通。,通常通过沟道注入法来改变阈值电压的大小。,6,MOS器件的3个工作区,1. 截止区 cutoff,

2、VGSVTH,7,2. 线性区 triode or linear region,MOSFET 处于线性区,Derivation of I/V Characteristics,8,I/V Characteristics (cont.),9,I/V Characteristics (cont.),10,11,深三极管区,线性区的MOSFET等效为一个线性电阻(导通电阻Ron),12,3. 饱和区 active or saturation region,过驱动电压 Vov 有效电压Veff 过饱和电压 Vsat,一个重要的概念(VGS-VTH ),13,饱和区内,电流近似只与 W/L 和过饱和电压V

3、GS-VTH 有关,不随源漏电压VDS变化,因此在VGS不变的条件下MOSFET可以等效为恒流源,跨导是小信号(AC)参数,用来表 征MOSFET将电压变化转换为电流 变化的能力。反映了器件的灵敏度 VGS对ID的控制能力。,14,引入重要的概念 跨导 gm,transconductance,利用这个特点可以实现信号的放大,如果在栅极上加上信号,则 饱和区的MOSFET可以看作是 受VGS控制的电流源,15,16,到此为止,我们已经学习了MOSFET的三种用途:,开关管,恒流源,放大管,分别处在什么工作区?,17,怎么判断MOSFET处在什么工作区?,方法二: (源极电压不方便算出时) 比较栅

4、极Vg和漏端Vd的电压高低,方法一: 比较源漏电压Vds和过饱和电压Vsat的高低,图中MOS管的作用是什么?应该工作在什么工作区?,18,思考题,即NMOS开关不能传递最高电位,仅对低电位是比较理想的开关,相对的,PMOS开关不能传递最低电位,仅对高电位是比较理想的开关,19,20,2.3 二级效应,体效应 在前面的分析中,我们未加说明地假定衬底和源都是接地的(for NMOS)。实际上当VBVS时,器件仍能正常工作,但是随着VSB的增加,阈值电压VTH会随之增加,这种体电位(相对于源)的变化影响阈值电压的效应称为体效应,也称为“背栅效应”。,21,其中,为体效应系数,典型值0.3-0.4V

5、1/2,22,沟道层通过Cox耦合到栅极,通过CD 耦合到体区。,所以体区电压同样可以(通过CD的耦合作用)影响沟道中载流子的浓度,影响导电性,或者说阈值电压的大小。,23,体效应对电路性能的影响,体效应会导致设计参量复杂化, AIC设计通常不希望有体效应,24,沟道长度调制效应 当沟道发生夹断后,如果VDS继续增大,有效沟道长度L会随之减小,导致漏源电流 ID 的大小略有上升,饱和区的电流方程需要做如下修正:,L越大,沟调效应越小!,其中为沟道长度调制系数,沟调效应使饱和区的MOSFET不能再看成理想的电流源, 而具有有限大小的输出电阻ro,25,26,亚阈值导电性(弱反型) 在初步分析MO

6、SFET的时候,我们假设当VGS VTH时,器件会突然关断,即ID会立即减小到零;但实际上当VGS略小于VTH 时,有一个“弱”的反型层存在,ID大小随VGS下降存在一个“过程”,与VGS呈指数关系:,栅和沟道之间的氧化层电容C1 衬底和沟道之间的耗尽层电容C2 多晶硅栅与源和漏交叠而产生的电容C3、C4,每单位宽度交叠电容用Cov表示 源/漏与衬底之间的结电容C5、C6,2.4 MOS器件电容,27,分析高频交流特性时 必须考虑寄生电容的影响,根据物理结构,可以把 MOSFET的寄生电容分为:,28,器件关断时,CGD=CGS=CovW, CGB由氧化层电容和耗尽区电容串连得到 深三极管区时

7、,VDVS, 饱和区时,,在三极管区和饱和区,CGB通常可以被忽略。,在电路分析中我们关心器件各个端口的等效电容:,大信号和小信号模型,大信号模型 用于描述器件整体的电压-电流关系,通常为非线性 小信号模型 如果在静态工作点(偏置)上叠加变化的信号(交流信号),其幅度“足够小”,则可以用线性化的模型去近似描述器件,这种线性化模型就是小信号模型。,29,2.5 MOS小信号模型,30,31,小信号参数:,32,MOS管的完整小信号模型,对于手算,模型不是越复杂越好。 能提供合适的精度即可,33,MOS SPICE模型,模型精度决定电路仿真精度 最简单的模型Level 1,0.5m 适于手算,NM

8、OS VS PMOS,在大多数工艺中,NMOS管性能比PMOS管好 迁移率4:1,高电流驱动能力,高跨导 相同尺寸和偏置电流时,NMOS管rO大,更接近理想电流源,能提供更高的电压增益 对Nwell 工艺,用PMOS管可消除体效应 独占一个阱,可以有不同的体电位,34,NMOS管与PMOS管工艺参数的比较,35,长沟道器件和短沟道器件,前面的分析是针对长沟道器件(4m以上)而言 对短沟道器件而言,关系式必须修正 用简单模型手算,建立直觉;用复杂模型仿真,得到精确结果。,36,MOS管用作电容器时,37,并联,串联,38,思考:,注意不要混淆管子的宽W和长L,以及串并联关系!,39,倒比管,40,解释什么是小信号跨导,给出饱和区MOSFET小信号跨导的三种表达形式

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论