湖南工业大学VHDL复习附试卷(图片版)

1、第一章1.EDA（电子设计自动化）:以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式， 以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件,自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。2.EDA技术特点:a.用软件方式设计硬件b.用软件方式设计的系统到硬件系统的转换是由相关的开发软件自动完成的。c.设计过程中可用相关软件进行各种仿真。d.系统可现场编程、

2、在线升级。e.整个系统可集成在一个芯片上，具有体积小、功耗低及可靠性高的特点。3.EDA技术发展历程:计算机辅助设计 CAD计算机辅助工程设计CAE电子系统设计自动化EDA阶段4.FPGA（现场可编程门阵列）结构： a.可编程逻辑单元；b.可编程输入/输出单元；c.可编程连线。 CPLD(复杂可编程逻辑器件)结构: a.可编程逻辑宏单元；b.可编程输入/输出单元；c.可编程内部连线。5.硬件描述语言：VHDL、Verilog、ABEL。6.EDA软件：MAX+PLUS2 、ispEXPERT 、Foundation Series7.EDA工程设计流程：a.源程序的编辑和编译；b.逻辑综合；c.

3、目标器件的“布线/适配”；d.目标器件的编程下载；e.进行硬件仿真/硬件测试。8.常用三种输入方式：a.原理图 输入方式；b.状态图 输入方式；c.VHDL软件程序的文本方式。9.逻辑综合的含义：将设计者在EDA平台上完成的针对某系统项目的HDL、原理图或者状态图形的描述，进行针对给定硬件结构组件地编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件。10.两个仿真的含义：a.功能仿真：对VHDL描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求，仿真过程不涉及任何具体器件的硬件特性。b.时序仿真：接近真实器件运行的仿真，仿真过程中已将器件特性考虑进去了，因而，仿真

4、精度要高得多。第二章1.名词解释CPLD：复杂的可编程逻辑器件a.与或阵列组成；b.逻辑能力强，但寄存器少；c.适应控制密集性系统。FPGA：现场可编程门阵列a.SRAM构成（即断电丢失，需配专用存储器）b.逻辑能力弱，但寄存器多c.适应数据密集性系统EAB：嵌入式阵列块LAB：逻辑阵列块LE：逻辑单元ASIC:（Application Specific Intergrated Circuits）即专用集成电路EEPROM:(Electrically Erasable Programmable Read-Only Memory)，电可擦可编程只读存储器同步：两个或两个以上随时间变化的量在变化过

5、程中保持一定的相对关系第三章1.HDL：硬件描述语言 VHDL：高速集成电路硬件描述语言2.VHDL语言结构：a.实体（Entity）b.结构体（Architecture）c.配置（configuration）d.包集合（package）e.库（Library）3.实体中端口定义方法：ENTITY mux2 IS PORT(a: IN STD_LOGIC; b: OUT STD_LOGIC);END mux2;4.端口模式：a.IN 输入 b.OUT 输出 c.BUFFER 具有读功能的输出模式 d.INOUT 双向。5.结构体的三种描述式：a.行为描述b.数据流描述c.结构化描述6.一个完整

6、的结构体由两个基本层次组成：说明部分、功能描述部分。a.对数据类型、常数、信号、子程序和元件等元素的说明部分；b.描述实体逻辑行为的，以各种不同的描述风格表达的功能描述语句。7.库的引用：LIBARARY 库名如：“LIBARARY IEEE”表打开IEEE库 IEEE库是VHDL设计中最为常见的库，包含IEEE标准程序包和其他一些支持工业标准的程序包。8. STD库：VHDL语言标准定义了两个标准程序包 STANDARD 、TEXTIO WORK 库（默认库）：用户的VHDL设计的现行工作库，用于存放用户设计和定义的一些设计单元和程序包，是用户自己的包库。 ASIC的VITAL库：使用该库可

7、提高VHDL门级时库模拟的精度，因而只在VHDL仿真器中使用。 用户定义库： 自己的扩展库和相应的程序包。9.库的用法USE 语句的使用的两种常用格式：USE 库名、程序包名、项目名USE 库名、程序包名、ALL如：LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL;10.程序包（PACKAGE）的使用11.数据型文字 a.整数文字：都是十进制数。b.实数文字：都是十进制数但必须带小数点。c.以数制基数表示的文字：如16#E#E1 = 14*161 = 224d.物理量文字：s（秒）、m（米）.1

8、2. 基数符号有三种，他们的含义是： p7913.标识符命名规则：以字母或下划线开头，（不区分大小写）。14.变量和信号的区别：p82a.赋值方法不同：变量赋值- 变量赋值对象 := 表达式信号赋值- 信号赋值对象 = 表达式b.赋值特性不同：1.信号可以设置延时量，而变量不能，变量赋值是一种理想化传输，是立即发生的，不存在延时；2.变量只能作为局部的信息载体，而信号可作为模块间的信息载体。c.声明地方不同：1.信号是全局量，用于实体、结构体、程序包。2.变量是局部量，用于进程、函数、子程序。15.布尔数据类型：FALSE、TRUE16.数组类型 p90定义：TYPE 数组名 IS array

9、 (数组范围) of 数据类型例：TYPE stb IS array (7 DownTo 0) of std_logic17.VHDL操作符 p9418.顺序语句和并行语句 p98顺序语句：每条顺序语句的执行顺序和书写顺序一致，出现在进程和子程序当中。 如：if 、case、loop、next、exit 都是顺序语句。并行语句：进程语句为并行语句。一个进程由一系列顺序语句构成；子程序本身并无顺序和并行之分。p118 19. 对信号CLOCK上升沿测试 (CLOCKEVENT AND CLOCK=1) 下降沿测试 (CLOCKEVENT AND CLOCK=0) 对普通的BIT数据类型的cloc

10、k、它只有0和1两种取值。p12720.进程语句定义（属并行语句） 进程号： PROCESS (敏感信号参数表) IS进程说明部分BEGIN顺序描述语句END PROCESS进程标号；说明：当敏感信号发生更新时，顺序描述语句就要重复执行一次当最后一语句执行完成后，执行过程将返回到第一个语句，以等待下一次敏感信号变化。一个结构体中可含多个PROCESS，当PROCESS敏感信号更新时就会执行，所有的PROCESS可并发同时执行。p13521.并发信号赋值语句a.简单信号赋值语句：目标= 表达式b.条件信号赋值语句：目标= 表达式1 WHEN . ELSE 表达式2 WHEN . ELSE 表达式

11、3；c.选择信号赋值语句：WITH 选择表达式 SELECT 目标= 表达式1 WHEN 选择值1 表达式2 WHEN 选择值2 表达式N WHEN 选择值N . (相当于case)22.十二进制计数器设计 p21023.六十进制（分、秒）计数器设计 p21124.3-8译码器设计 p19625.8-3线优先译码器 p197信号的定义： SIGNAL 信号名：数据类型 约束条件:= 表达式（初始值）试卷：1.对于目标器件为CPLD/FPGA的VHDL设计，其工程设计包括几个主要步骤？ A源程序的编辑和编译 B进行逻辑综合 C进行目标器件的布线匹配 D进行目标器件编程下载 E进行硬件仿真、测试 2.CPLD相对于MCU有哪些优点？4点高速性 高可靠性 编程方式 标准化设计语言 3. CPLD与FPGA得主要区别是什么？CPLD 与或阵列 逻辑性强、寄存器少 适用于控制密集型系统 FPGA SRAM 逻辑性弱、寄存器多 数据密集型系统 4.描述