DSP原理及应用第2章.ppt

1、2.1 中央处理单元 2.2 系统配置寄存器 2.3 总线结构 2.4 引脚和信号说明,第二章 内部结构及外部引脚,TMS320C2000概述,TMS320C2000概述,TMS320C2000是TI公司继第二代定点DSP处理器TMS320C2X和第三代定点DSP处理器TMS320C5X之后出现的一种低价格、高性能的定点DSP芯片。 主要包括: TMS320C20、TMS320C24X、 TMS320C28X三个子系列,该产品的主要特点是：,单周期指令执行时间为50、35或25ns；即运算能力为20、28.5或40MIPS。,1.运算速度,源代码与TMS320C1X/C2X全部产品兼容; 产品

2、与TMS320C5X产品向上兼容;,2. 兼容性,内部配置数量不同的RAM和ROM存储器，有的芯片还配有闪烁存储器Flash。 利用闪烁存储器存储程序，不仅能降低成本，减小体积，而且系统升级也比较方便。,3. 片内存储器,DSP芯片资源配置比较灵活。 目前该系列已有10多种不同配置的芯片。,4. 片内资源配置,表1-1 TMS320C2000内部资源配置,TMS320C2000采用5V或3.3V供电， 静态CMOS技术使功耗最小。,5. 功耗,TMS320C24x系列,TMS320C24x系列的特点：,包含TMS320C25 DSP核 片上存储器扩展了EEROM、PROM、GLOBAL 事件管

3、理模块 12路PWM 3路加/减计数器 多种比较单元等 扩展外设 ADC/DAC 6 EXT-INTERRUPTs、28 GLOBAL I/Os 多种通信口,TMS320C2812: 1) 主频150MHz 核电压1.8V/1.9V Flash 编程电压3.3V 2) CPU ：32位 支持c/c+、汇编语言，可寻址4M空间的程序和4M空间的数据 可兼容24X/LF240X的源代码 3）RAM: 18K ROM: 128K*16 FLASH: 128K*16 4) 3个外部中断 5）128位Security Key/Lock 6) 两个事件管理器：EVA和EVB（可产生PWM波形）,与240X

4、兼容 7）一个SPI口，两个SCI口，增强型CAN控制器（eCAN）,16通道12位ADC SPI 模式的多通道串口（McBSP），高达56的可编程GPIO引脚,所有的C2000的器件都采用同样的中央处理单元CPU、总线结构和指令集。 每个器件均有不同的片内存储器配置和片内外设。,硬件特点,C2000是16位定点DSP，它采用改进的哈佛结构，其程序存储器和数据存储器有各自的总线结构，从而使其处理能力得到最大程度的优化。 C2000有三个主要组成部分： 中央处理单元（CPU） 存储器 片内外设,C2000的CPU： （1）32位中央算术逻辑单元（CALU） （2）32位的累加器（ACC） （3）

5、用于CALU的输入与输出数据比例移位器 （4）16bit16bit乘法器（MUL） （5）乘积比例移位器 （6）数据地址产生逻辑 （7）程序地址产生逻辑,功能：将来自存储器的16位数据左移016位变成32位送往CALU。 移位方法：均进行左移 左移后，没有使用的低位LSB填0 没有使用的高位MSB填0或用符号扩展。（取决于状态寄存器ST1的符号扩展模式位 SXM） SXM=0 填0 SXM=1 符号扩展,2.1.1 输入比例部分,例：输入移位器接收数值AF11 若SXM=0， 左移8位后输出：00AF1100 若SXM=1， 左移8位后输出：FFAF1100,功能：利用16bit16bit硬件

6、乘法器，在一个机器周期内完成有符号或无符号乘法，乘积为32bit 。 乘法器：将来自16位数据存储器（或程序存储器）的值与TREG寄存器的值相乘，结果送到乘积寄存器PREG（32位）中。,2.1.2 乘法部分,乘积比例移位器：将PREG寄存器的乘积移位后，将全部32位送到CALU，或将结果的16位存到数据存储器。 注意：移位后PREG的值不变，移位后的值直接送往CALU。,移位模式：取决于状态寄存器ST1中的乘积移位模式PM位 （D1D0位）,注： Q31格式：XX . XXXXX （31位二进制小数）,包含三个部分： 1. 中央算术逻辑单元(CALU) 2. 累加器 3. 输出移位器,2.1

7、.3 中央算术逻辑部分,功能：实现各种算术逻辑运算。 包括16位加、减、布尔逻辑操作、位测试、移动和循环。上述大部分运算只需一个时钟周期。,1. 中央算术逻辑单元 (CALU),功能：存放CALU的操作结果，并可对其进行位移动或循环。其输出送往CALU或输出移位器 与累加器相关联的状态位有进位位、溢出模式位、测试控制标志位。,2 .累加器,功能：将累加器的32位值进行左移07位，然后将移位器中的高位字（用SACH指令）或低位字（用SACL指令）保存到数据存储器，而累加器的内容保持为移位前的值不变。,累加器32位,输出移位器,16位到数据总线,3. 输出移位器,3 C F 0 F A 0 3 累

8、加器： 0011 1100 1111 0000 1111 1010 0000 0101 左移6位：0011 1100 0011 1110 1000 0001 0100 0000,用SACH指令,用SACL指令,数据存储单元,数据存储单元,移位方法： 左移，移位时高位丢失，低位补0,例：,返回,2.1.4 辅助寄存器算术单元ARAU,AR7AR0提供了灵活而有效的间接寻址，使用其中任一个寄存器的16位地址就可以访问64K数据存储空间的任何单元。,1. 寻址功能,功能：对8个辅助寄存器（AR7AR0）执行算术操作，该操作可与CALU中的操作并行进行。,加1或减1 (2) 将AR0的内容与当前AR

9、的内容进行比较，结果影响TC位ST1的测试/控制位。 (3) 作暂存单元和软件计数器。,2. 运算功能,返回,ST0、ST1均为16位，含有状态和控制位，可通过数据存储器对其进行写和读。 LST（装载状态寄存器）指令写ST0和ST1 SST（保存状态寄存器）指令读ST0和ST1 用SETC或CLRC指令可对ST0、ST1中的某些位单独置1或清0,2.1.5 状态寄存器ST0和ST1,1状态寄存器ST0,D15D13 D12 D11 D10 D9 D8D0,RW-x RW-0 RW-x RW-1 RW-x,注：R为读，W为写， “”后的值为复位后的值（x表示该值不受复位影响）。,ARP：辅助寄存

10、器指针 用来选择在间接寻址方式中使用的辅助寄存器AR0AR7，使用MAR指令、 LST指令和间接寻址访问存储器指令可以加载ARP。 当ARP被装载时，先前的ARP值被复制到ARB缓存器。,OV： 溢出标志位 OV=1，CALU运算发生了溢出。 溢出时，OV位保持置位状态，直到被复位指令、条件转移指令或LST指令清0。,OVM：溢出模式位。 OVM决定累加器算术运算溢出的情况.当累加器处于溢出方式（OVM=1）且发生一次溢出时，产生下面两种情况：,a溢出方向为正（正向溢出），累加器被最大正数（7FFF FFFFh）填充。 b溢出方向为负（负向溢出），累加器被最大负数（8000 0000h）填充。

11、,当OVM=0时按正常情况处理累加器。 用SETC OVM或CLRC OVM指令可将该位置1或清0， LST指令可修改OVM。,INTM：中断模式位。 用来允许或禁止所有的 可屏蔽中断。 INTM=0，允许所有可屏蔽中断使能。 INTM=1，禁止所有可屏蔽中断。,DP：数据页面指针。 当一条指令采用直接寻址方式时，这个9位的DP字段与指令中的低7位拼接起来形成数据存储器的16位地址。,数据存储器地址,来自DP 来自指令字的低7位,2状态寄存器ST1,D15D13D12 D11 D10 D9 D8,RW-x RW-0 RW-x RW-1 RW-1,D7 D6 D5 D4 D3 D2 D1D0,R

12、W_x RW_0,ARB：辅助寄存器指针缓存器。 除LST #0，xx 指令外，每当 加载 辅助寄存器指针（ARP）时，ARP原来的值就拷贝到ARB。 当用LST #1， xx 指令加载ARB时，同样的值也拷贝到ARP。,两个系统控制和状态寄存器SCSR1和SCSR2 均为存储器映射寄存器 分别对240X的系统信号和片内外设模块进行选择配置。,1系统控制和状态寄存器1（SCSR1）地址7018h,D15 D14 D13D12 D11D9 D8,R-0 RW-0 RW-0 RW-1 R-0,D7 D6 D5 D4 D3 D2 D1 D0,RW-0 RW-0 RW-0 RW-0 RW-0 RW-0

13、 R-0 RC-0,D15 Reserved保留位。 D14 CLKSRCCLKOUT引脚时钟 源选择位. 0 CLKOUT引脚输出CPU时钟 1 CLKOUT引脚输出看门狗时 钟DCLK D13D12 LPM低功耗模式选择位，指明 CPU在执行IDLE指令时进入哪一 种低功耗方式(参见3.6). 00IDLE1（LMP0）模式 01IDLE2（LPM1）模式 1xHALT（LPM2）模式,2系统控制和状态寄存器2（SCSR2）地址7019h,D15D8,RW-0,D7 D6 D5 D4 D3 D2 D1 D0,RW-0 RC-1 RW-0 RW-BOOT_EN RW-MP/MC RW-1RW

14、-1 引脚 引脚,注：RW表示可对该位读或写，C为清除，短划线后的值为复位后的值。,TMS320C2000内部有6条16位总线,TMS320C2000的总线结构,PAB 程序地址总线：提供读、写程序存储器的地址 DRAB 数据读地址总线：提供读数据存储器的地址 DWAB 数据写地址总线：提供写数据存储器的地址,PRDB 程序读总线：将指令代码、立即操作数和表信息从程序存储器传送到CPU DRDB 数据读总线：将数据从数据存储器传送到中央算术逻辑单元（CALU）和辅助寄存器算术单元(AUAR） DWEB 数据写总线：将数据写入程序存储器和数据存储器,特点：,(1) 采用各自独立的数据地址总线分 别用于数据读（DBAB）和数据写 （DWAB），因此，CPU的读写可在一个 周期内进行。,C203与F206只有一个管脚功能不同， C203为BWT，F206为MP/MC, 其它99个管脚功能完全相同。,2.4.3 TMS320LF240X引脚和信号说明 TMS320LF2407芯片的封装为