§11--89C51单片机概述.ppt

1、2020年10月13日10时13分,1,机械系统计算机测控,第一章 单片机I/O接口扩展 第二章 工业控制计算机 第三章 传感器与接口电路 第四章 步进电机的控制 第五章 驱动元件,2020年10月13日10时13分,2,第一章 单片机的I/O接口扩展技术,1.1 MCS-51单片机概述 1.2 I/O扩展 1.3 人机通道配置与接口技术 1.4 前向通道配置与接口技术 1.5 后向通道配置与接口技术 1.6 应用系统的抗干扰技术,2020年10月13日10时13分,3,MCS-51单片机的结构,MCS-51单片机引脚及其功能,89C51存储器配置,CPU时钟,复位及复位电路,89C51单片机

2、的低功耗工作方式,返回,1.1 MCS-51单片机概述,输出/输入端口结构,2020年10月13日10时13分,4,MCS-51单片机的结构,2.1.1 MCS-51单片机的基本组成,2.1.2 MCS-51单片机内部结构,返回,2020年10月13日10时13分,5,MCS-51单片机的基本组成,一、组成,二、MCS-51系列单片机的性能,返回,2020年10月13日10时13分,6,一、组成,89C51单片机结构框图 如图2-1所示,返回,89C51单片机结构框图,89C51 CPU,振荡器和时序 OSC,64KB 总线 扩展控制器,数据存储器 256B RAM/SFR,216位 定时器/

3、计数器,可编程I/O,程序存储器 4KB FLASH ROM,可编程全双工 串行口,外中断,内中断,控制,并行口,串行通信,外部时钟源,外部事件计数,返回,2020年10月13日10时13分,8,一、组成,一个8位 的微处理器CPU。,返回,2020年10月13日10时13分,9,一、组成,用以存放可以读/写的数据，如运算的中间结果、最终结果以及欲显示的数据等。,片内数据存储器(RAM128B/256B）:,返回,2020年10月13日10时13分,10,一、组成,用以存放程序、一些原始数据和表格。但有一些单片机内部不带ROM/EPROM，如8031、8032、80C31等。,片内程序存储器F

4、lash ROM （4KB）:,返回,2020年10月13日10时13分,11,一、组成,每个口可以用作输入，也可以用作输出。,四个8位并行I/O（输入/输出）接口 P0P3:,返回,2020年10月13日10时13分,12,一、组成,每个定时/计数器都可以设置成计数方式，用以 对 外部事件进行计数，也可以设置成定时方式，并可以根据计数或定时的结果 实现计算机控制。,两个或三个定时/计数器:,返回,2020年10月13日10时13分,13,一、组成,可实现单片机与单片机或其它微机之间串行通信。,一个全双工UART的串行I/O口:,返回,2020年10月13日10时13分,14,一、组成,但需外

5、接晶振和电容。,片内振荡器和时钟产生电路:,返回,2020年10月13日10时13分,15,一、组成,五个中断源的中断控制系统。,返回,2020年10月13日10时13分,16,二、MCS-51系列单片机的性能,如表2-1所示。表中型号带“C”表示所用的是CMOS工艺，具有功耗低的优点。,返回,MCS-51系列单片机的性能表,返回,2020年10月13日10时13分,18,MCS-51单片机内部结构,一、结构图,二、结构组成,返回,2020年10月13日10时13分,19,一、结构图,由 中央处理单元（CPU）、存储器（ROM及RAM）和I/O接口组成。 MCS-51单片机内部结构如 图2-2

6、所示。,返回,P0驱动器,P2驱动器,P0锁存器,P2锁存器,RAM地址寄存器,128BRAM,4KB Flash ROM,B寄存器,暂存器1,暂存器2,ACC,SP,程序地址寄存器,缓冲器,PC增1,PC,DPTR,中断、串行口和定时器,PSW,P1锁存器,P1驱动器,P3锁存器,P3驱动器,定时控制,指令寄存器,指令译码器,OSC,ALU,P0.0-P0.7,P2.0-P2.7,P3.0-P3.7,P1.0-P1.7,XTAL1 XTAL2,PSEN ALE EA RET,89C51单片机 内部结构图,返回,2020年10月13日10时13分,21,二、结构组成,（一）、中央处理单元（CP

7、U）,（二）、存储器,（三）、I/O接口,返回,2020年10月13日10时13分,22,（一）、中央处理单元（CPU）,1运算器,返回,2控制器,2020年10月13日10时13分,23,1运算器,（1）8位的ALU：,返回,（2）8位累加器ACC（A）：,（3）8位程序状态寄存器PSW：,（4）8位寄存器B：,（5）布尔处理器：,（6）2个8位暂存器：,2020年10月13日10时13分,24,1运算器,可对4位、8位、16位数据进行操作。,返回,（1）8位的ALU：,2020年10月13日10时13分,25,1运算器,（2）8位累加器ACC（A）：,它经常作为一个运算数经暂存器2进入AL

8、U的输入端，与另一个来自暂存器1的运算数进行运算，运算结果又送回ACC。,返回,2020年10月13日10时13分,26,1运算器,指示指令执行后的状态信息供程序查询和判别用。,（3）8位程序状态寄存器PSW：,返回,2020年10月13日10时13分,27,1运算器,（4）8位寄存器B：,在乘除运算时，用来存放一个操作数也用来存放运算后的一部分结果；如不能做乘除运算时，作为通用寄存器。,返回,2020年10月13日10时13分,28,1运算器,（5）布尔处理器：,专门用于处理位操作的，以PSW中的C为其累加器。,返回,2020年10月13日10时13分,29,1运算器,（6）2个8位暂存器：

9、,ALU的两个入口处。,返回,2020年10月13日10时13分,30,2控制器,（1）程序计数器PC（16位）,（2）指令寄存器IR及指令译码器ID,（3）振荡器和定时电路,返回,2020年10月13日10时13分,31,（1）程序计数器PC（16位）,由两个8位计数器PCH、PCL组成。 PC是程序的字节地址计数器，PC内容为将要执行的指令地址。 改变PC内容，改变执行的流向。 PC可对64KB的ROM直接寻址，也可对89C51片内RAM寻址。,返回,2020年10月13日10时13分,32,（2）指令寄存器IR及指令译码器ID,由PC中的内容指定ROM地址，取出来的指令经IR送至ID，由

10、ID对指令译码产生一定序列的控制信号，以执行指令所规定的操作。,返回,2020年10月13日10时13分,33,（3）振荡器和定时电路,89C51单片机片内有振荡电路，只需外接石英晶体和频率微调电容（2个30pF左右），其频率范围为1.2MHz12MHz。该信号作为89C51工作的基本节拍即时间的最小单位。,返回,2020年10月13日10时13分,34,（二）、存储器,1、程序存储器（ROM）,2、数据存储器（RAM）,返回,2020年10月13日10时13分,35,1、程序存储器（ROM）,地址从0000H开始。 用于存放程序和表格常数。,返回,2020年10月13日10时13分,36,2

11、、数据存储器（RAM）,地址为00H7FH。 用于存放运算的中间结果、数据暂存以及数据缓冲等。 这128B的RAM中有32个字节单元可指定为工作寄存器。 片内还有21个特殊功能寄存器（SFR），它们同128字节RAM统一编址，地址为80HFFH。后面详细介绍。,返回,2020年10月13日10时13分,37,（三）、I/O接口,89C51有四个8位并行I/O接口P0P3。 它们都是双向端口，每个端口各有8条I/O线。 P0-P3口四个锁存器同RAM统一编址，可作为SFR来寻址。,返回,2020年10月13日10时13分,38,MCS-51单片机引脚及其功能,MCS-51单片机引脚,MCS-51

12、单片机引脚功能,返回,2020年10月13日10时13分,39,89C51单片机引脚,89C51单片机引脚如图2-3所示。,返回,89C51单片机引脚图,返回,2020年10月13日10时13分,41,89C51单片机引脚功能,一、电源引脚：Vcc和Vss 二、时钟电路引脚：XTAL1和XTAL2 三、控制信号引脚RST、ALE、PSEN和EA 四、I/O端口P0、P1、P2和P3,返回,2020年10月13日10时13分,42,一、电源引脚：Vcc和Vss,1Vcc(40脚)：电源端，为+5V。 2Vss(20脚)：接地端。,返回,图2-3,2020年10月13日10时13分,43,二、时钟

13、电路引脚：XTAL1和XTAL2,XTAL2（18脚）：接外部晶体和微调电容的一端；在89C51 片内它是振荡电路反向放大器的输出端，振荡电路的频率就是晶体固有频率。若需采用外部时钟电路时，该引脚输入外部时钟脉冲。89C51/8031正常工作时，该引脚应有脉冲信号输出。,返回,2020年10月13日10时13分,44,XTAL1（19脚）：接外部晶体和微调电容的另一端；在片内它是振荡电路反向放大器的输入端，在采用外部时钟时，该引脚接地。,二、时钟电路引脚：XTAL1和XTAL2,返回,2020年10月13日10时13分,45,三、控制信号引脚：RST、ALE、PSEN和EA,RST/VPD（9

14、脚）： RST：复位信号输入端，高电平有效。当此输入端保持两个机器周期的高电平时，就可以完成复位操作。,返回,2020年10月13日10时13分,46,RST/VPD（9脚）： VPD ：RST引脚的第二功能，备用电源输入端。当主电源Vcc 发生故障，降低到低电平规定值时，将+5V电源自动接入该引脚，为RAM提供备用电源，以保证RAM中的信息不丢失，使得复位后能继续正常运行。,三、控制信号引脚：RST、ALE、PSEN和EA,返回,2020年10月13日10时13分,47,ALE/PROG（30脚）： ALE：地址锁存允许信号端。正常工作时，该引脚以振荡频率的1/6固定输出正脉冲。CPU访问片

15、外存储器时，该引脚输出信号作为锁存低8位地址的控制信号。它的负载能力为8个LS型TTL负载。,三、控制信号引脚：RST、ALE、PSEN和EA,返回,2020年10月13日10时13分,48,ALE/PROG（30脚）： PROG：是对片内带有4KB EPROM的8751编程写入时的编程脉冲输入端。,三、控制信号引脚：RST、ALE、PSEN和EA,返回,2020年10月13日10时13分,49,PSEN（29脚）： 程序存储器允许信号输出端。 在访问片外ROM时，定时输出负脉冲作为读片外ROM的选通信号，接片外ROM 的OE端。 它的负载能力为8个LS型TTL负载。,三、控制信号引脚：RST

16、、ALE、PSEN和EA,返回,2020年10月13日10时13分,50,EA/Vpp（31脚）： EA： 外部程序存储器地址允许输入端。 当该引脚接高电平时，CPU访问片内EPROM/ROM并执行片内程序存储器中的指令，但当PC值超过0FFFH（片内ROM为4KB）时，将自动转向执行片外ROM中的程序。 当该引脚接低电平时，CPU只访问片外EPROM/ROM并执行外部程序存储器中的程序。,三、控制信号引脚：RST、ALE、PSEN和EA,返回,2020年10月13日10时13分,51,EA/Vpp（31脚）： Vpp：对8751片内EPROM固化编程时，编程电压输入端（12-21V）。,三、

17、控制信号引脚：RST、ALE、PSEN和EA,返回,2020年10月13日10时13分,52,四、I/O端口P0、P1、P2和P3,1、准双向 2、P0口 3、P1口 4、P2口 5、P3口,返回,2020年10月13日10时13分,53,1、准双向,当I/O口作为输入时，应先向此口锁存器写入全1， 此时该口引脚浮空，可作高阻抗输入。,返回,2020年10月13日10时13分,54,2、P0口：,漏极开路的8位准双向I/O口，每位能驱动8个LS型TTL负载。 P0口可作为一个数据输入/输出口； 在CPU访问片外存储器时，P0口为分时复用的低8位地址总线和8位数据总线。,返回,2020年10月1

18、3日10时13分,55,3、P1口：,带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。,返回,2020年10月13日10时13分,56,4、P2口：,P2口：带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。在CPU访问片外存储器时，它输出高8位地址。,返回,2020年10月13日10时13分,57,5、P3口：,带内部上拉电阻的8位准双向I/O端口，每位能驱动4个LS型TTL负载。P3口除作为一般I/O口外，每个引脚都有第二功能。,返回,2020年10月13日10时13分,58,89C51存储器配置,89C51存储器分类 程序存储器地址空间 数据存储

19、器地址空间,返回,2020年10月13日10时13分,59,89C51存储器分类,一、物理结构 二、用户角度,返回,2020年10月13日10时13分,60,一、物理结构,89C51存储器,程序存储器ROM,数据存储器ROM,片内程序存储器,片外程序存储器,片内数据存储器,片外数据存储器,返回,2020年10月13日10时13分,61,二、用户角度,图2-4 89C51存储器配置,2020年10月13日10时13分,62,二、用户角度,1、片内、外统一编址的64K程序存储器地址空间。CPU访问片内、片外ROM指令用MOVC。,返回,2020年10月13日10时13分,63,二、用户角度,2、6

20、4K的片外数据存储器地址空间。访问片外RAM指令用MOVX。,返回,2020年10月13日10时13分,64,二、用户角度,3、256字节的片内数据存储器地址空间。访问片内RAM指令用MOV。 上述三个存储空间地址是重叠的，89C51的指令系统采用不同的数据传送指令符号。,返回,2020年10月13日10时13分,65,程序存储器地址空间,一、用途： 二、编址： 三、寻址方式：,返回,2020年10月13日10时13分,66,一、用途：,用于存放编好的程序和表格常数。,返回,2020年10月13日10时13分,67,二、编址：,容量为4KB。地址为0000H0FFFH。 片外最多可扩至64KB

21、 ROM/EPROM，地址为1000HFFFFH。 片内外统一编址。,返回,2020年10月13日10时13分,68,三、寻址方式：,1、当 EA=“1”时： 在00000FFFH范围内执行片内ROM中的程序，当指令地址超过0FFFH 后就自动转向片外ROM中取指令。,2020年10月13日10时13分,69,三、寻址方式：,2、当 EA=”0”时： 片内ROM不起作用，CPU只能从片ROM/EPROM中取指令。可以从 0000H 开始寻址。,2020年10月13日10时13分,70,三、寻址方式：,3、片内ROM和片外ROM取指的速度相同。,2020年10月13日10时13分,71,三、寻址

22、方式：,4、程序存储器的保留存储单元。,2020年10月13日10时13分,72,三、寻址方式：,（1）0000H0002H三个单元： 用作上电复位后引导程序的存放单元。因为复位后PC的内容为0000H，CPU总是从0000H开始执行程序。将转移指令存放到这三个单元，程序就被引导到指定的程序存储器空间去执行。,2020年10月13日10时13分,73,三、寻址方式：,（2）0003H002AH单元： 均分为五段，用作五个中断服务程序的入口。中断矢量地址表。,返回,2020年10月13日10时13分,74,数据存储器地址空间,一、用途： 二、片外RAM： 三、片内RAM：,返回,2020年10月

23、13日10时13分,75,一、用途：,用于存放运算的中间结果、数据暂存和缓冲、标志位等。,2020年10月13日10时13分,76,二、片外RAM：,地址：0000HFFFFH 寻址：用MOVX指令,2020年10月13日10时13分,77,三、片内RAM：,片内数据存储器最大可寻址256个单元，它们又分为两部分： 低128字节(00H7FH)是真正的RAM区；高128字节(80HFFH)为特殊功能寄存器(SFR)区。如图27所示。 高128字节和低128字节RAM中的配置及含义如图28和图29所示。,2020年10月13日10时13分,78,图28 低128字节RAM区,图29 高128字节

24、RAM区(SFR区，特殊功能寄存器区),2020年10月13日10时13分,79,1) 低128字节RAM,89C51的32个工作寄存器与RAM安排在同一个队列空间里，统一编址并使用同样的寻址方式(直接寻址和间接寻址)。 00H1FH地址安排为4组工作寄存器区，每组有8个工作寄存器(R0R7)，共占32个单元，见表2-4。通过对程序状态字PSW中RS1、RS0的设置，每组寄存器均可选作CPU的当前工作寄存器组。若程序中并不需要4组，那么其余可用作一般RAM单元。CPU复位后，选中第0组寄存器为当前的工作寄存器。 工作寄存器区后的16字节单元(20H2FH)，可用位寻址方式访问其各位。在89系列

25、单片机的指令系统中，还包括许多位操作指令，这些位操作指令可直接对这128位寻址。这128位的位地址为00H7FH，其位地址分布见图28。,2020年10月13日10时13分,80,2) 高128字节RAM特殊功能寄存器(SFR),89C51片内高128字节RAM中，有21个特殊功能寄存器(SFR)，它们离散地分布在80HFFH的RAM空间中。访问特殊功能寄存器只允许使用直接寻址方式。 这些特殊功能寄存器见图29。各SFR的名称及含义如表25所列。,2020年10月13日10时13分,81,(1) 累加器ACC(E0H),累加器ACC是89C51最常用、最忙碌的8位特殊功能寄存器，许多指令的操作

26、数取自于ACC，许多运算中间结果也存放于ACC。在指令系统中用A作为累加器ACC的助记符。,2020年10月13日10时13分,82,(2) 寄存器B(F0H),在乘、除指令中，用到了8位寄存器B。乘法指令的两个操作数分别取自A和B，乘积存于B和A两个8位寄存器中。除法指令中，A中存放被除数，B中放除数，商存放于A，B中存放余数。 在其他指令中，B可作为一般通用寄存器或一个RAM单元使用。,2020年10月13日10时13分,83,(3) 程序状态寄存器PSW(D0H),PSW是一个8位特殊功能寄存器，它的各位包含了程序执行后的状态信息，供程序查询或判别之用。各位的含义及其格式如表26所列。

27、PSW除有确定的字节地址(D0H)外，每一位均有位地址，见表26。,2020年10月13日10时13分,84,CY(PSW.7)： 进位标志位。在执行加法(或减法)运算指令时，如果运算结果最高位(位7)向前有进位(或借位)，则CY位由硬件自动置1；如果运算结果最高位无进位(或借位)，则CY清0。CY也是89C51在进行位操作(布尔操作)时的位累加器，在指令中用C代替CY。 AC(PSW.6)： 半进位标志位，也称辅助进位标志。当执行加法(或减法)操作时，如果运算结果(和或差)的低半字节(位3)向高半字节有半进位(或借位)，则AC位将被硬件自动置1；否则AC被自动清0。 F0(PSW.5)： 用

28、户标志位。用户可以根据自己的需要对F0位赋予一定的含义，由用户置位或复位，以作为软件标志。,2020年10月13日10时13分,85,RS0和RS1(PSW.3和PSW.4)： 工作寄存器组选择控制位。这两位的值可决定选择哪一组工作寄存器为当前工作寄存器组。通过用户用软件改变RS1和RS0值的组合，以切换当前选用的工作寄存器组。其组合关系如表27所列。 89C51上电复位后，RS1=RS0=0，CPU自动选择第0组为当前工作寄存器组。 根据需要，可利用传送指令对PSW整字节操作或用位操作指令改变RS1和RS0的状态，以切换当前工作寄存器组。这样的设置为程序中保护现场提供了方便。,2020年10

29、月13日10时13分,86,OV(PSW.2)： 溢出标志位。当进行补码运算时，如有溢出，即当运算结果超出128127的范围时，OV位由硬件自动置1；无溢出时，OV=0。 PSW.1： 为保留位。89C51未用，89C52为F1用户标志位。 P(PSW.0)： 奇偶校验标志位。每条指令执行完后，该位始终跟踪指示累加器A中1的个数。如结果A中有奇数个1，则置P=1；否则P=0。常用于校验串行通信中的数据传送是否出错。,2020年10月13日10时13分,87,(4) 栈指针SP(81H),堆栈指针SP为8位特殊功能寄存器，SP的内容可指向89C51片内00H7FH RAM的任何单元。系统复位后，

30、SP初始化为07H，即指向07H的RAM单元。,2020年10月13日10时13分,88,89C51在片内RAM中专门开辟出来一个区域，数据的存取是以“后进先出”的结构方式处理的，好像冲锋枪压入子弹。这种数据结构方式对于处理中断，调用子程序都非常方便。 堆栈的操作有两种： 一种叫数据压入(PUSH)，另一种叫数据弹出(POP)。 89C51的堆栈指针SP是一个双向计数器。进栈时，SP内容自动增值，出栈时自动减值。存取信息必须按“后进先出”或“先进后出”的规则进行。,在图210中，假若有8个RAM单元，每个单元都在其右面编有地址，栈顶由堆栈指针SP自动管理。每次进行压入或弹出操作以后，堆栈指针便

31、自动调整以保持指示堆栈顶部的位置。这些操作可用图210说明。,图210 堆栈的压入与弹出,2020年10月13日10时13分,90,(5) 数据指针DPTR(83H，82H),DPTR是一个16位的特殊功能寄存器，其高位字节寄存器用DPH表示(地址83H)，低位字节寄存器用DPL表示(地址82H)。DPTR既可以作为一个16位寄存器来处理，也可以作为两个独立的8位寄存器DPH和DPL使用。 DPTR主要用于存放16位地址，以便对64 KB片外RAM作间接寻址。,2020年10月13日10时13分,91,(6) /端口P0P3(80H，90H，A0H，B0H),P0P3为4个8位特殊功能寄存器，

32、分别是4个并行/端口的锁存器。它们都有字节地址，每一个口锁存器还有位地址，每一条/线均可独立用作输入或输出。 用作输出时，可以锁存数据；用作输入时，数据可以缓冲。 图2-11所示为各个SFR所在的字节地址位置。空格部分为未来设计新型芯片可定义的SFR位置。,2020年10月13日10时13分,92,图2-11 特殊功能寄存器SFR的位置,2020年10月13日10时13分,93,片内时钟信号的产生,89C51芯片内部有一个高增益反相放大器，用于构成振荡器。反相放大器的输入端为XTAL1，输出端为XTAL2，两端跨接石英晶体及两个电容就可以构成稳定的自激振荡器。电容器和通常取30 pF左右，可稳

33、定频率并对振荡频率有微调作用。振荡脉冲频率范围为fOSC=024 MHz。 晶体振荡器的频率为fOSC，振荡信号从XTAL2端输入到片内的时钟发生器上，如图2-12 所示。,返回,2020年10月13日10时13分,94,图2-12 89C51的片内振荡器及时钟发生器,2020年10月13日10时13分,95,复位操作,返回,2.5.1 复位操作的主要功能 主要功能是把PC初始化为0000H，使单片机从0000H单元开始执行程序。 复位操作还对其他一些寄存器有影响，它们的复位状态如表28所列。 表28中的符号意义如下：,2020年10月13日10时13分,96,A=00H： 表明累加器已被清0

34、。 PSW=00H： 表明选寄存器0组为工作寄存器组。 SP=07H： 表明堆栈指针指向片内RAM 07H字节单元，根据堆栈操作的先加后压法则，第一个被压入的数据被写入08H单元中。 P0P3=FFH： 表明已向各端口线写入1，此时，各端口既可用于输入，又可用于输出。 IP=00000B： 表明各个中断源处于低优先级。 IE=000000B： 表明各个中断均被关断。 TMOD=00H： 表明T0，T1均为工作方式0，且运行于定时器状态。 TCON=00H： 表明T0，T1均被关断。 SCON=00H： 表明串行口处于工作方式0，允许发送，不允许接收。 PCON=00H： 表明SMOD=0，波特

35、率不加倍。,2020年10月13日10时13分,97,表28 各特殊功能寄存器的复位值,返回,2020年10月13日10时13分,98,复位信号及其产生,一、复位信号： RST引脚为复位信号输入端。 当RST引脚为高电平，且有效时间持续24个振荡周期以上，才能复位。 二、产生复位信号的电路逻辑图： 如图2-15所示。,返回,2020年10月13日10时13分,99,返回,图215 复位电路逻辑图,2020年10月13日10时13分,100,复位电路,一、上电自动复位： 是通过外部复位电路的电容充电实现。 如图2-16(a)所示。 二、按键手动复位： 按键电平复位方式：如图2-16(b)所示。,

36、返回,2020年10月13日10时13分,101,图 2-16 (a) 上电复位电路,只要Vcc的上升时间不超过1ms，就自动上电复位，即接通电源就完成了系统复位。,返回,2020年10月13日10时13分,102,图 2-12 (b) 按键电平复位电路,通过使复位端经电阻与VCC电源接通而实现。,返回,2020年10月13日10时13分,103,89C51单片机的低功耗工作方式,89C51提供两种节电工作方式，即空闲（等待、待机）方式和掉电（停机）工作方式 图217所示为实现这两种方式的内部电路。 由图217可见，若IDL(idle)=0，则89C51将进入空闲运作方式。在这种方式下，振荡器

37、仍继续运行，但IDL封锁了去CPU的“与”门，故CPU此时得不到时钟信号。而中断、串行口和定时器等环节却仍在时钟控制下正常运行。掉电方式下（PD=0），振荡器冻结。 图217中，PD和IDL均为PCON中PD和IDL触发器的输出端。,2020年10月13日10时13分,104,图217 空闲和掉电方式控制电路,2020年10月13日10时13分,105,方式的设定,空闲方式和掉电方式是通过对SFR中的PCON（地址87H)相应位置1而启动的。 图218所示为89C51电源控制寄存器PCON各位的分布情况。HMOS器件的PCON只包括一个SMOD位，其他4位是CHMOS器件独有的。3个保留位用户

38、不得使用。,图218 电源控制寄存器PCON,2020年10月13日10时13分,106,图218中各符号的名称和功能如下：,SMOD： 波特率倍频位。若此位为1，则串行口方式1、方式2和方式3的波特率加倍。 GF1和GF0： 通用标志位。 PD： 掉电方式位。此位写1即启动掉电方式。由图217可见，此时时钟冻结。 IDL： 空闲方式位。此位写1即启动空闲方式。这时CPU因无时钟控制而停止运作。如果同时向PD和IDL两位写1，则PD优先。 89C51中PCON的复位值为00000B。,2020年10月13日10时13分,107,空闲（等待、待机）工作方式,CPU执行完置IDL=1(PCON.1

39、）的指令后，系统进入空闲工作方式。 进入空闲方式后，有两种方法可以使系统退出空闲方式： 一是任何的中断请求被响应都可以由硬件将PCON.0（IDL）清0而中止空闲工作方式。 另一种退出空闲方式的方法是硬件复位，,2020年10月13日10时13分,108,掉电（停机）工作方式,当CPU执行一条置PCON.1位（PD）为1的指令后，系统进入掉电工作方式。 退出掉电方式的唯一方法是由硬件复位，复位后将所有特殊功能寄存器的内容初始化，但不改变片内RAM区的数据。 在掉电工作方式下，VCC可以降到2 V，但在进入掉电方式之前，VCC不能降低。而在准备退出掉电方式之前，VCC必须恢复正常的工作电压值，并

40、维持一段时间（约10 ms），使振荡器重新启动并稳定后方可退出掉电方式。,2020年10月13日10时13分,109,输出/输入端口,I/O端口概述 P0口 P1口 P2口 P3口 端口的负载能力和接口要求,返回,2020年10月13日10时13分,110,I/O端口概述,返回,189C51单片机有四个8位并行I/O端口：P0、P1、P2和P3。 2每个端口都是8位准双向口，共占32根引脚。 3每一条I/O线都能独立地用作输入或输出。 4每个端口都包括一个锁存器（即特殊功能寄存器P0P3），一个输出驱动器和输入缓冲器，作输出是数据可以锁存，作输入时数据可以缓冲。,2020年10月13日10时1

41、3分,111,P0口,一、结构 二、P0口作为一般I/O口使用 三、P0口作为地址/数据总线使用,返回,2020年10月13日10时13分,112,一、结构,P0口某位的结构由一个输出锁存器、二个三态输入缓冲器和输出驱动电路及控制电路组成。如图2-21所示。 当C=0时，开关MUX被控为如图示位置，P0口为通用I/O口； 当C=1时，开关拨向反相器3的输出端，P0口分时作为地址/数据总线使用。,返回,图2-21 P0口某位的结构图,当C=0时，开关MUX被控为如图示位置，P0口为通用I/O口； 当C=1时，开关拨向反相器3的输出端，P0口分时作为地址/数据总线使用。,返回,2020年10月13

42、日10时13分,114,二、P0口作为一般I/O口使用,1、P0口用作输出口 2、P0口作输入口,返回,2020年10月13日10时13分,115,1、P0口用作输出口,当CPU执行输出指令时，写脉冲加在D锁存器的CP上，这样，与内部总线相连的D端的数据取反后就出现在Q端上，又经输出级FET（T2）反相，在P0端口上出现的数据正好是内部总线的数据。这是一般的数据输出情况。,返回,2020年10月13日10时13分,116,2、P0口作输入口,当执行一条由端口输入的指令时，“读引脚”脉冲把三态缓冲器2打开，这样，端口上的数据经过缓冲器2读入到内部总线。 在端口进行输入操作前，应先向端口锁存器写入

43、1，也就是使锁存器Q=0。因为控制线C=0，因此T1和T2全截止，引脚处于悬浮状态，可作高阻抗输入。,返回,2020年10月13日10时13分,117,三、P0口作为地址/数据总线使用,1P0口用作输出地址/数据总线 以P0口引脚输出低8位地址或数据信息，MUX开关把CPU内部地址/数据线经反向器3与驱动场效应管FET（T2）栅极接通。上下两个FET处于反相，构成推拉式的输出电路（T1导通时上拉，T2导通时下拉），提高了负载能力。 当P0口被地址/数据总线占用时，就无法再作I/O口使用了。,返回,2020年10月13日10时13分,118,2由P0口输入数据： 在“读引脚”信号有效时，打开输入

44、缓冲器2，使数据进入内部总线。,三、P0口作为地址/数据总线使用,返回,2020年10月13日10时13分,119,P1口,一、P1口结构 二、P1口用作通用I/O,返回,2020年10月13日10时13分,120,P1口,一、P1口结构： 其电路结构见图2-19，输出驱动部分与P0口不同，内部有上拉负载电阻与电源相连。实质上，电阻是两个场效应管FET并在一起：一个FET为负载管，其电阻固定。另一个FET可工作在导通或截止两种状态，使其总电阻值变化近似为0或阻值很大两种情况。当阻值近似为0时，可将引脚快速上拉至高电平；当阻值很大时，P1口为高阻输入状态。,返回,2020年10月13日10时13

45、分,121,图2-19 P1口某位的结构图,返回,2020年10月13日10时13分,122,P1口,二、P1口用作通用I/O P1口也是一个准双向口。 在端口用作输入时，也必须先向对应的锁存器写入1，使FET截止。 当P1口输出高电平时，能向外提供拉电流负载，所以不必再接上拉电阻。,返回,2020年10月13日10时13分,123,P2口,一、P2口结构 二、P2口用作一般I/O口 三、P2口用作高8位地址总线,返回,2020年10月13日10时13分,124,一、P2口结构,如图2-20所示，P2口某位的结构与P0口类似，有MUX开关。驱动部分与P1口类似，但比P1口多了一个转换控制部分。,返回,2020年10月13日10时13分,125,图2-20 P2口某位的结构图,返回,2020年10月13日10时13分,126,二、P2口用作一般I/O口,1、当CPU对片内存储器和I/O口进行读/写（执行MOV 指令或EA=1时，执行MOVC指令）时，由内部硬件自动使开关MUX倒向锁存器的Q端，这时，P2口为一般I/O口。,返回,2020年10月13日10时13分,127,二、P2口用作一般I/O口,2、在只需扩展256B片外RAM的系统中，使用“MOVX