[工学]第5章 触发器.ppt

第五章 触发器,5.1 概述 5.2 基本RS触发器 5.3 钟控触发器 5.4 集成边沿触发器 5.5 触发器的电气特性,5.1 概述,5.1.1 对触发器的要求,1. 有两个稳定的状态(0、1)，以表示存储内容；,2. 能够接收、保存和输出信号。,5.1.2 触发器的现态和次态,1. 现态：,触发器接收输入信号之前的状态。,2. 次态：,触发器接收输入信号之后的状态。,5.1.3 触发器的分类,1. 按电路结构和工作特点：,基本、同步、边沿等。,2. 按逻辑功能分：,RS、JK、D 和 T(T )。,3. 其它：,TTL 和 CMOS，分立和集成。,5.2 基本RS触发器,5.2.1 电路组成及逻辑符号,Q = 0,0 态,Q = 1,1 态,0,1,1,0,G2,5.2.2 工作原理及逻辑功能,Q = Q,“保持”,0,1,Q = 0,0 态,“置 0”或“复位” (Reset),1,0,Q = 1,1 态,“置 1”或“置位” (Set),1 态,0 态,信号同时撤消：,状态不定 (随机),1,1,0,1,0,5.2.3 触发器逻辑功能的描述方法,1. 状态转换表：,0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1,0 0 1 1 0 1,简化状态表,0 1,1 0,1 1,0 0,Q n,保持,1,置 1,0,置 0,不允许,2. 特性方程：,Q n+1,约束条件,3.状态转换图：,箭头线表示状态转换的起始点和终止点,转换条件,激励表：,波形图,设触发器初始状态为0：,Q,信号同时撤消,出现不确定状态,5.2.4基本RS 触发器的应用 消除开关抖动,机械开关抖动波形,消抖动电路,5.2.5由或非门组成,1.电路及符号,2.工作原理,“保持”,“置 0”,“置 1”,“不允许”,若高电平同时撤消，则状态不定。,3.特性表和特性方程,约束条件,1. 优点：结构简单， 具有置 0、置 1、保持功能。,2. 问题：输入电平直接控制输出状态，使用不便，抗干扰能力差；R、S 之间有约束。,基本 RS 触发器主要特点,同步触发器：,触发器的工作状态不仅受输入端 (R、S) 控制，而且还受时钟脉冲(CP) 的控制。,CP (Clock Pulse):,等周期、等幅的脉冲串。,基本 RS 触发器：,S 直接置位端；,R 直接复位端。,(不受 CP 控制),同步触发器,同步 RS 触发器,同步 D 触发器,5.3 钟控触发器,5.3.1钟控RS触发器 (同步 RS 触发器),同步 JK 触发器,一、电路组成及工作原理,电路,曾用符号,国标符号,工作原理,当 CP = 0,保持,当 CP = 1,与基本 RS 触发器功能相同,G3、G4输出1,1）特性表：,2）特性方程:,约束条件,CP = 1期间有效,3) 状态转换图,任何电路结构的 RS触发器都有与此相同的功能表、特性方程及状态转换图。,在CP为低电平期间，触发器的状态不变。,在CP为高电平期间，R、S信号影响触发器的状态。,4) 工作波形,二、主要特点,1. 时钟电平控制,CP = 1 期间接受输入信号；,CP = 0 期间输出保持不变。,（抗干扰能力有所增强）,2. RS 之间有约束,钟控 RS触发器存在的问题：,(1)触发器在R=1，S=1时，次态不确定的问题。,(2)时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。,克服办法：采用 JK 触发器或 D 触发器,从触发器,主触发器,反馈线,一、电路组成及工作原理,5.3.2 钟控 JK 触发器,国标符号,主从JK触发器的动作特点:,所以，CP上升沿主触发器接收J，K的信号，下降沿从触发器按主触发器的状态更新，主从一致。,(1) CP高电平时触发器接收信号并暂存 (即主触发器状态由 J、K决定，从触发器状态保持不变）。,(3) CP低电平时, 主触发器封锁, J、K不起作用。,特性方程：,CP下降沿触发,特性表：,0 0,0 1,1 0,1 1,Q n,0,1,保持,置0,置1,翻转,二、集成电 JK 触发器 (7472),1. 逻辑符号,2. 特性表,三、 主要特点,1. 主从控制脉冲触发，完善方便；,2. 存在一次变化问题，抗干扰能力需提高。,1,0,0,CP =1期间，只有 J 端能输入, G8 被封锁，不论 K 为何值， R = 0，这将可能引起错误。,例如：,一般情况下，要求主从 JK 触发器在 CP = 1 期间输入信号的取值应保持不变。,5.3.3 钟控 D 触发器,一、电路组成及工作原理,（CP 上升沿到来后有效）,二、主要特点,1. 时钟电平控制，无约束问题；,2. CP上降沿到来时跟随，,下降沿到来时锁存,特性方程,特别注意：当 D 端信号和 CP 作用沿同时跳变时，触发器存入的是 D 跳变前的状态。,波形图,CP 高电平触发,国标符号,5.4.1 边沿触发器,CP 下降沿时刻有效,5.4 集成边沿触发器,一. 边沿D 触发器,CP 上升沿触发,CP 下降沿触发,CC4013 (双 D 触发器),引出端功能,特性表,CP 上升沿触发,1. CMOS 边沿D 触发器,2. TTL 边沿 D 触发器,7474 (双 D 触发器),引出端功能,特性表, ,3. 主要特点 (一) CP 的上升沿(正边沿)或下降沿(负边沿)触发； (二) 抗干扰能力极强； (三) 只有置 1、置 0 功能。,二、 集成边沿 JK 触发器,1. CMOS 边沿 JK 触发器,CC4027,特 性 表,2. TTL 边沿 JK 触发器,CP 下降沿触发,74LS112 (双 JK 触发器),3. 主要特点,(一) CP 的上升沿或下降沿触发；,(二) 抗干扰能力极强，工作速度很高，在触发沿瞬间，按 的规定更新状态；,(三) 功能齐全(保持、置 1、置 0、翻转)，使用方便。,4. 波形图,设输出端 初态为 0,Q,5.4.2 集成触发器逻辑符号,Q,Q,C1,1D, ,Q,Q,CP,C1,1J IK,J K,5.4.3 边沿触发器的功能分类及相互转换,1. 边沿触发器功能分类,1） RS 型触发器,符号,特性表,Q n,1,0,不用,保持,置1,置0,不许,特性方程,约束条件,CP 下降沿 时刻有效,2) JK 型触发器,符号,特性表,Q n,0,1,保持,置0,置1,翻转,特性方程,CP下降沿 时刻有效,3) D 型触发器,符号,特性表,特性方程,CP 上升沿 时刻有效,置 0,置 1,0,1,4) T 型触发器,保持,翻转,CP 下降沿时刻有效,5) T 型触发器,翻转,CP 下降沿时刻有效,2. 不同类型边沿触发器间的转换,转换方法,转换要求,转换步骤：,（1）写已有、待求触发器的特性方程；,（2）将待求触发器的特性方程变换为与已有触发器一致；,（3）比较两个的特性方程，求出转换逻辑；,（4）画电路图。,已有集成触发器：D、JK,(1) JK D、T、T、RS,“JK”的 特性方程：, JK D,“D” 的 特性方程：,转换图, JK T,“T” 的 特性方程：, JK T,“T ” 的特性方程：,即：T = 1,转换图, JK RS,若遵守约束条件，则,(2) D JK 、T、T 、RS, D JK,D ：,JK ：,转换图, D T,T ：, D T ,T ：,转换图, D RS,RS ：,(RS = 0),解,SD、RD 异步置位（置1）、复位（置0）端。,CP 上升沿触发。,CP,D,SD,RD,Q,例 已知 CP、J、K 波形，画输出波形。假设初始状态为 0。,J K,1 0,0 1,1 1,0 0,0 0,Q,0,1,0,0,1,1,5.5 触发器的电气特性,5.5.1 静态特性,1.CMOS 触发器,由于 CMOS 触发器的输入、输出以 CMOS反相器 作为缓冲级，故特性与 CMOS 反相器相同，不赘述。,2.TTL 触发器,与 TTL 反相器相同，不赘述。,5.5.2 动态特性,1.输入信号的时间参数,(1) 建立时间 tset,指要求触发器输入信号 先于 CP 信号的时间。,(2) 保持时间 th,指保证触发器可靠翻转， CP 到来后输入信号需保持的时间。,边沿 D 触发器的 tset 和 th 均在 10 ns 左右。,2.时钟信号的时间参数,(1) 时钟高电平宽度 tWHmin,时钟信号保持为高电平的最小持续时间。,3.时钟触发器的最高时钟频率 fmax,(2) 时钟低电平宽度 tWLmin,时钟信号保持为低电平的最小持续时间。,第五章 小 结,一、触发器和门电路一样，也是组成数字电路的基本逻辑单元。它有两个基本特性：,1. 有两个稳定的状态（0 状态和 1 状态）。,2. 在外信号作用下，两个稳定状态可相互转换；没有外信号作用时，保持原状态不变。,触发器具有记忆功能，常用来保存二进制信息。,二、触发器的逻辑功能,指触发器输出的次态 Qn+1 与输出的现态 Qn 及输入 信号之间的逻辑关系。触发器逻辑功能的描述方法主要 有特性表、卡诺图、特性方程、状态转换图和波形图 （时序图）。,三、触发器的分类,1. 根据电路结构不同，触发器可分为,（1）基本触发器：输入信号电平直接控制。,特性方程,（2）同步触发器：时钟电平直接控制。,特性方程,同步 RS 触发器,CP = 1（或 0）时有效,同步 D 触发器,（约束条件）,（3）主从触发器：主从控制脉冲