《计算机组成原理》复习提纲答案版.doc

如果里面有个别错别字，大家看出来了就自己改过来吧。老了，眼花了。计算机组成原理复习提纲第一章：绪论1、 存储程序概念（基本含义）。P3 计算机（指硬件）应由运算器、存储器、控制器、输入设备和输出设备五大基本部件组成； 计算机内部采用二进制来表示指令和数据； 将编好的程序和原始数据事先存入存储器中，然后再启动计算机工作2、冯诺依曼计算机结构的核心思想是什么？存储程序控制3、主机的概念（组成部件是哪些？）中央处理器（运算器和控制器）和主存储器4、计算机的五大基本部件有哪些？输入设备，输出设备，存储器，运算器，控制器5、 冯诺依曼结构和哈佛结构的存储器的设计思想各是什么？P9程序存储、程序控制冯诺依曼结构也称普林斯顿结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。指令存储地址和数据存储地址指向同一个存储器的不同物理位置。哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。CPU首先到指令存储器中读取指令内容，译码后得到数据地址，再到相应的数据存储器中读取数据，并进行下一步的操作（通常是执行）Cache和主存储器分别是采用的哪种设计思想？ Cache采用哈佛结构，主存储器采用冯.诺依曼结构6、 计算机系统是有软件系统和硬件系统组成的。7、 现代个人PC机在总线结构上基本上都采用的是单总线结构，根据所传送的信息类型不同又可分为哪三类总线？地址总线，数据总线，控制总线第二章：数据的机器层表示1、定点小数表示范围（原码、补码）原码定点小数表示范围为：-(1-2-n)(1-2-n)补码定点小数表示范围为：-1(1-2-n)2、 定点整数表示范围（原码、补码） 原码定点整数的表示范围为：-(2n-1)(2n-1)补码定点整数的表示范围为：-2n (2n-1)3、浮点数表示范围 PPT374、规格化的浮点数5、阶码的移码表示6、IEEE 754浮点数标准本章复习范围为ftp上第二章的作业题的1、2、3、4题。第三章：指令系统1、指令的基本格式（OP字段和地址字段组成）。2、指令的地址码结 构（3、2、1、0地址指令的区别）3、非规整型指令的 操作码（扩展操作码）4、编址方式（字编址、字节编址、位编址。哪种编址方式能支持单字节访问？哪几种是有地址空间浪费的？位编址）5、指令中地址码的位数是和主存容量（寻址空间）、最小寻址单位有关的。6、常见数据寻址方式的特点：立即寻址、直接寻址、间接寻址、相对寻址、变址寻址、页面寻址7、各种数据寻址方式的速度区别？（课件P56）由快到慢：立即寻址 0寄存器，0内存 寄存器寻址 1寄存器，0内存 直接寻址 0寄存器，1内存 寄存器间接寻址 1寄存器，1内存 页面寻址 1寄存器，1拼接，1内存 变址寻址（基址寻址、相对寻址） 1寄存器，1ALU运算，1内存 一级间接寻址 0寄存器，2内存 多级间接寻址 0寄存器，2以上内存8、各种寻址方式的有效地址EA的计算 直接寻址EA=A、间接寻址EA=(A)、变址寻址EA=A+(RX)、基址寻址EA=(Rb)+D、 页面寻址EA=0A或EA=(PC)HA、相对寻址EA=(PC)+D9、 什么是精简指令系统（RISC）？ 精简指令系统(RISC)方案 顾名思义，它是一个精简的指令系统。从而提高了微理器的效率，但需要更复杂的外部程序。RISC系统通常比CISC系统要快。他的80/20规则促进了RISC体系结构的开发。 大多数台式微处理器方案如Intel和Motorola芯片都采用CISC方案；工作站处理器加MIDS芯片DEC Alpha和IBM RS系列芯片均采用RISC体系结构。当前和将来的处理器方案似乎更倾向于RISC。10、输入输出设备的两种编址方式：独立编址I/O、统一编址I/O。本章练习题目范围为ftp上第三章的作业题的1、2、3、4、5、6题。第四章：数值的及其运算1、已知Y补求-Y补的方法（连同符号位按位取反加一）。 P962、双符号位补码的溢出判断与检测方法（两个符号位异号）。双符号位的含义如下： Ss1Ss2=00 结果为正数，无溢出 Ss1Ss2=01 结果正溢 Ss1Ss2=10 结果负溢 Ss1Ss2=11 结果为负数，无溢出3、掌握补码的左移、右移运算方法。正负数符号位都不变正数的补码右移后的空出位一律以0补入负数的补码左移后的空出位补0，右移后的空出位补14、掌握补码一位乘法运算方法。P106例4-95、掌握补码加减交替 除法运算方法 p116例4-13 第五章：存储系统和结构1、计算机的存储系统包括什么？高速缓冲存储器，主存储器，辅助存储器2、存储器分类：按存取方式分类可分为？随机存取存储器RAM, 只读存储器ROM，顺序存取存储器SAM，直接存取存储器DAM，按信息的可保存性分类可分为？易失性存储器，非易失性存储器3、存储系统层次结构可分为Cache主存层次和主辅存层次。他们各是为了解决什么问题而产生的？Cache主存层次是为解决主存速度不足而提出来的，主辅存层次是为解决主存容量不足而提出来的。4、掌握字节编址存储器的各种访问方法 ， 将不同长度的数据按要求存放在存储器中P144-145。不浪费存储器资源的存放方法，从存储字的起始位置开始存放方法，边界对齐的数据存放方法5、SRAM和DRAM的读写速度比较？SRAM的存取速度快，但集成度低，功耗也比较大。DRAM集成度高，功耗小，但存取速度慢。高速缓冲器和主存储器各是采用了二者中哪种来制作的？高速缓冲器采用SRAM，主存储器采用DRAM6、动态RAM（DRAM）的三种刷新方式各是什么？集中式，分散式，异步式8、 主存容量的扩展：字扩展，位扩展，同时扩展。存储芯片的地址分配和片选。P157位扩展指只在位数方向扩展（加大字长），而芯片的字数和存储器的字数是一致的。位扩展的连接方式是将各存储芯片的地址线、片选线和读/写线相应地并联起来，而将各芯片的数据线单独列出。字扩展是指仅在字数方向扩展，而位数不变。字扩展将芯片的地址线、数据线、读/写线并联，由片选信号来区分各个芯片。同时扩展是指当构成一个容量较大的存储器时，往往需要在字数方向和位数方向上同时扩展，这将是前两种扩展的组合。CPU要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由CPU送出的N条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端（N由片内存储容量2N 决定），而片选信号则是通过高位地址得到的。实现片选的方法可分为3种：即线选法、全译码法和部分译码法。课后题P184-185 5-10,5-11，ftp上第三章的作业题的1、2第六章：中央处理器1、中央处理器的组成包括哪些部件？运算器和控制器2、控制器有哪几种控制方式？各有何特点？对指令流的控制：指令流出的控制指令分析与执行的控制 指令流向的控制3、中央处理器有哪些专用寄存器？各完成什么功能？程序计数器（PC）、指令寄存器（IR）、存储器地址寄存器（MAR）、存储器数据寄存器（MDR）、状态标志寄存器（PSWR）程序计数器用来存放正在执行的指令地址或接着要执行的下条指令地址指令寄存器用来存放从存储器中取出的指令存储器地址寄存器用来保存当前CPU所访问的主存单元的地址存储器数据寄存器用来暂时存放由主存储 器读出的一条指令或一个数据字；反之，当向主存存入一条指令或一个数据字时，也暂时将它们存放在存储器数据寄存器中。状态标志寄存器用来存放程序状态字的。程序状态字的各位表征程序和机器运行的状态4、控制器的硬件实现方法中，组合逻辑控制器和微程序控制器的区别？组合逻辑型这种控制器称为常规控制器或硬布线控制器，它是采用组合逻辑技术来实现的，其微操作序列形成部件是由门电路组成的复杂树形网络。组合逻辑控制器的最大优点是速度快，但是微操作信号发生器的结构不规整，使得设计、调试、维修较困难，难以实现设计自动化。微程序控制器它是采用存储逻辑来实现的，也就是把微操作信号代码化，使每条机器指令转化成为一段微程序并存入一个专门的存储器（控制存储器）中，微操作控制信号由微指令产生。它具有设计规整、调试、维修以及更改、扩充指令方便的优点，易于实现自动化设计，已成为当前控制器的主流。但是，由于它增加了一级控制存储器，所以指令执行速度比组合逻辑控制器慢。5、什么是三级时序系统？指令周期、机器周期、节拍和工作脉冲之间的关系是什么？机器周期、节拍、工作脉冲为三级时序系统时间从长到短的关系6、一条指令的运行过程可分为几个阶段？其中哪个阶段属于公共操作？取指令阶段、分析取数阶段和执行阶段取指令阶段7、掌握取指令阶段的微指令操作序列。P2018、理解微程序控制的有关术语（如微命令 、微操作、微指令、微程序等），并掌握微程序和普通的程序指令之间的关系。课件P74一条机器指令可以分解成一个微操作序列，这些微操作是计算机中最基本的、不可再分解的操作。微命令是控制计算机各部件完成某个基本微操作的命令。微命令和微操作是一一对应的。微命令是微操作的控制信号，微操作是微命令的操作过程微指令是指控制存储器中的一个单元的内容，即控制字，它是若干个微命令的集合。存放控制字的控制存储器的单元地址就称为微地址。一条微指令通常至少包含两大部分信息： 操作控制字段，又称微操作码字段，用以产生某一步操作所需的各微操作控制信号。 顺序控制字段，又称微地址码字段，用以控制产生下一条要执行的微指令地址。9、理解微程序控制计算机的两个层次（传统机器层和微程序层）P203页最下面。微程序控制的计算机涉及到两个层次：一个是机器语言或汇编语言程序员所看到的传统机器层，包括：机器指令、工作程序、主存储器；另一个是机器设计者看到的微程序层，包括：微指令、微程序和控制存储器。9、 微指令编码法有哪三种？哪种编码方法指令字最长？哪种最短？哪种编码方法并行性最好？哪种最差？在字段编码法中，我们是将兼容性的微指令放在同一字段还是将互斥性的微指令放在同一字段？1. 直接控制法（不译码法），2.最短编码法，3.字段编码法2. 直接控制法指令字长最长，结构简单，并行性强，操作速度快，最短编码法的微指令字长最短，微命令数目越多，译码器就越复杂3. 在字段编码法中，互斥的在同一字段，兼容的在不同字段例题：单总线中央处理器的逻辑结构如图所示,部件中数据传输方向由图中箭头标示。IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存，MAR为主存地址寄存器，MDR为数据缓冲寄存器， R0R3是通用寄存器，拟出加法指令ADD R1, （R2） ；R1+（R2） R1 的读取和执行流程。其中R1表示寄存器寻址，（R2）表示寄存器间接寻址。课后题P234 6-14第七章：外部设备1、掌握磁介质存储器的主要技术指标（记录密度 ， 存储容量 ， 平均存取时间 ， 数据传送率）。1.记录密度是指磁介质存储器单位长度或单位面积磁层表面所能存储的二进制信息量。通常以道密度和位密度表示，也可用两者的乘积面密度来表示存储容量是指整个磁介质存储器所能存储的二进制信息的总量，一般用位或字节为单位表示，它与存储介质尺寸和记录密度直接相关磁盘的平均存取时间Ta ，由平均寻道时间Ts 和平均等待时间Tw 组成磁介质存储器在单位时间内向主机传送数据的位数或字节数，称为数据传送率Dr ，单位为位/秒或字节/秒。2、掌握硬盘存储器技术参数的计算。P2513、掌握格式化容量和非格式化容量的区别以及各自的参数计算方法。格式化实际上就是在磁盘上划分记录区，写入各种标志信息和地址信息，这些信息占用了磁盘的存储空间，故格式化之后的有效存储容量要小于非格式化容量。非格式化容量最大位密度最内圈磁道周长总磁道数格式化容量每道扇区数扇区容量总磁道数4、格式化容量是以扇区为基本存储单位的。P295 课后题 7-6,7-7,7-8第八章：输入输出系统1、接口是有哪三部分组成的？外设识别，数据或命令状态，控制电路2、接口与端口的区别。端口是指接口电路中可以进行读/写的寄存器，若干个端口加上相应的控制逻辑电路才组成接口。3、输入输出信息的传送控制方式有哪几种？程序查询方式，程序中断方式，直接存储器存取（DMA）方式，I/O通道控制方式4、程序查询方式的工作流程。PPT34(1) 预置传送参数(2) 向I/O接口发命令字(3) 从I/O接口取回状态字(4) 查询外设标志(5) 传送数据(6) 修改传送参数(7) 判断传送是否结束5、程序中断和调用子程序有什么区别？ 子程序的执行是由程序员事先安排好的（由一条调用子程序指令转入），而中断服务程序的执行则是由随机的中断事件引起的； 子程序的执行受到主程序或上层子程序的控制， 而中断服务程序一般与被中断的现行程序毫无关系； 不存在同时调用多个子程序的情况，但有可能发生多个外设同时请求CPU为自己服务的情况。6、什么是向量中断？向量中断是指那些中断服务程序的入口地址是由中断事件自己提供的中断。中断事件在提出中断请求的同时，通过硬件向主机提供中断服务程序入口地址，即向量地址。非向量中断的中断事件不能直接提供中断服务程序的入口地址，而由CPU 查询之后得到7、CPU响应中断的条件有哪些？(1) CPU接收到中断请求信号(2) CPU允许中断(3) 一条指令执行完毕8、什么是中断隐指令？它完成的操作有哪些？CPU响应中断之后，经过某些操作，转去执行中断服务程序。 这些操作是由硬件直接实现的，我们把它称为中断隐指令。中断隐指令并不是指令系统中的一条真正的指令，它没有操作码，所以中断隐指令是一种不允许、也不可能为用户使用的特殊指令。(1) 保存断点(2) 暂不允许中断(关中断)(3)引出中断服务程序9、如何使计算机具备多重中断（中断嵌套）的能力？要使计算机具有多重中断的能力，首先要能保护多个断点，先发生的中断请求的断点，先保护后恢复；后发生的中断请求的断点，后保护先恢复，堆栈的先进后出特点正好满足多重中断这一先后次序的需要，同时在CPU进入某一中断服务程序之后，系统必须处于开中断状态，否则中断嵌套是不可能实现的。10、理解中断屏蔽和中断升级的原理。PPT71，72中断屏蔽：中断源发出中断请求之后，这个中断请求并不一定能真正送到CPU去，在有些情况下，可以用程序方式有选择地封锁部分中断，这就是中断屏蔽。中断升级：中断屏蔽字的另一个作用是可以改变中断优先级，将原级别较低的中断源变成较高的级别，我们称之为中断升级。这实际上是一种动态改变优先级的方法。11、掌握中断处理的全过程。P321 图8-1812、DMA方式和中断的区别？ 中断方式是程序切换，需要保护和恢复现场，每传数据块中的一个数据都要中断一次（占用CPU资源）；而DMA方式除了开始和结尾时，不占用CPU的任何资源（中断一次）。 对中断请求的响应只能发生在每条指令执行完毕时；而对DMA请求的响应可以发生在每个机器周期结束时。 中断传送过程需要CPU的干预；而DMA传送连续地址数据过程不需要CPU的干预，故数据传送速率非常高，适合于高速外设的成组数据传送。 DMA请求的优先级高于中断请求。 中断方式具有对异常事件的处理能力；而DMA方式仅局限于完成传送信息块的I/O操作。13、通道控制方式和DMA方式的