若干常用的时序逻辑电路异步计数器.ppt

第15讲 若干常用的时序逻辑电路 异步计数器,计数器的功能和分类,1. 计数器的功能,2. 计数器的分类,异步计数器和同步计数器,加法计数器、减法计数器和可逆计数器,有各种不同的计数器，如二进制计数器、十进制计数器、二十进制计数器等等。,记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。,按工作方式分：,按功能分：,按计数器的计数容量(或称模数)分：,一、同步计数器,同步二进制计数器 同步二进制加法计数器 同步二进制减法计数器 同步二进制加/减可逆计数器 同步十进制计数器 同步十进制加法计数器 同步十进制减法计数器 同步十进制加/减可逆计数器 同步N进制计数器,1、同步二进制加法计数器,图6. 3.10 用T 触发器构成的同步二进制加法计数器,表6.3.3 图6.3.10电路的状态转换图,第15讲 若干常用的时序逻辑电路 异步计数器,1、异步二进制计数器,3位二进制异步加法计数器,异步加法计数器采取从低位到高位逐位进位的方式工作,各个触发器不同步触发。,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示, 3个触发器都应接成T触发器。,3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿。,异步二进制加法计数器,图6. 3.25 下降沿动作的异步二进制加法计数器,异步二进制加法计数器,图6. 3.26 图6.3.25电路的时序图,0 0 0,1 1 1,问题：,如何用上升沿触发的T触发器构成异步二进制加法器？,异步二进制减法计数器,3位二进制异步减法计数器,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示, 3个触发器都应接成T触发器。,3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿。,图6. 3.27 下降沿动作的异步二进制减法计数器,异步二进制减法计数器,图6. 3.28 图6.3.27电路的时序图,二进制异步计数器级间连接规律,计数脉冲输入到最低位触发器的CP端。,2、异步十进制计数器,图6. 3.29 异步十进制加法计数器的典型电路,异步十进制加法计数器,在4位异步二进制加法计数器的基础上修改得到，使计数过程跳过1010到1111这六个状态。,0,1,0,0,2、异步十进制计数器,0,0,0,0,图6. 3.30 图6.3.29电路的时序图,集成异步十进制加法计数器-74LS290,图6. 3.31 二五十进制异步计数器74LS290的逻辑图,R01 R02:,S91 S92:,清0输入端；,置9输入端；,时钟脉冲输入端；,CP0 、CP1:,Q0 Q3:,计数器输出端。,74LS290：,异步十进制计数器，,异步置数，异步清零。,结构： 74LS290 内部含有两个独立的计数电路由1个1位二进制计数器和1个异步五进制计数器构成。又称二-五-十进制加法计数器。,模2计数器：,CP0为计数脉冲输入，Q0为输出；,模5计数器：,CP1为计数脉冲输入，Q3 Q1为输出；,8421码十进制计数器：,CP0为计数脉冲输入，CP1与Q0相连，Q3 Q0为输出。,0 0 0,0 0 0,0 0 1,0 0 1,0 1 0,0 1 0,0 1 1,0 1 1,1 0 0,1 0 0,0 0 0,8421码十进制计数器：,结论：上述连接方式形成 8421BCD 码输出。,74LS290的功能表,归纳：,1. 74LS 290在“计数状态”或“清零状态”时，均要求 S 91 和 S 92 中至少有一个必须为“0”。,2. S 91 S 92=0时，只有在 R 01 和 R 02 同时为 “1”时，它才进入“清零状态”；否则 它必定处于“计数状态”。,三、任意进制计数器的构成方法,(1) MN,M进制计数器需要M个状态，所以要跳过N-M个状态。,反馈清零法(复位法）,同步清零,异步清零,“暂态”,反馈置数法,在计数循环中的任何一个状态置入适当的数值，从而跳过N-M个状态，得到M进制计数器。,异步置数,同步置数,“暂态”,(2) MN：,需多片N 进制计数器级联构成。,并行进位方式：构成同步计数器；,串行进位方式：构成异步计数器。,各片的CP同时接计数输入信号，低位片的进位信号作为高位片的计数使能信号。,低位片的进位信号或输出信号作为高位片的计数脉冲输入。,整体置零方式：,M=N1N2时：,M为大于N的素数时：,首先将各片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在M状态译出异步置零信号，将各片计数器同时置零。,整体置数方式：,首先将各片N进制计数器按最简单的方式接成一个大于M进制的计数器，然后在选定的某一状态下译出置数信号，将各片计数器同时置入适当的数据，跳过多余的状态。,1、用同步清零端或置数端归零构成M进置计数器,2、用异步清零端或置数端归零构成M进置计数器,（1）写出状态SM-1的二进制代码。 （2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。,（1）写出状态SM的二进制代码。 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。,同步清零、同步置数: 74LS162 、74LS163； 异步清零、异步置数: 74LS193、74LS192； 异步清零、同步置数：74LS160 、74LS161； 只具有异步清零功能：如CC4520、74LS190、74LS191； 异步清零和异步置9功能：74LS290。,MN设计举例,MN设计举例,例6.3.2 试用同步十进制计数器74160接成同步六进制计数器。 74160的逻辑图见图6.3.21，它的功能表与74161的功能表（见表6.3.4）相同。,74160：异步清零，同步置数。,解1：置零法,0110,译码产生异步置零信号,Q3Q2Q1Q0,利用一个基本RS触发器将 或 暂存一下，从而保证置零信号有足够的作用时间，使计数器能够可靠置零。,存在的问题：,置零信号持续时间极短，置零可靠性不高。,置零信号的宽度与输入计数脉冲高电平维持时间相等。,解2：置数法,74160：同步置数，异步清零,译码产生同步置数信号,Q3Q2Q1Q0,C=1,进位 输出,MN设计举例,例6.3.3 试用同步十进制计数器74160接成百进制计数器。,M=100=1010，,所以将两片74160直接按并行进位方式或串行行进位方式连接即可。,解1：并行进位方式,图6. 3.38 例6.3.3电路的并行进位方式,解2：串行进位方式,低片为1001时， C=1； 输入第十个计数脉冲时，C由1变为0，高片计入一个脉冲。,补例1. 用74LS163构成二十四进制计数器。,(1) 需要两片74LS163；,(2) 为了提高运算速度，使用同步计数整体置零方式。,应该在 Q7Q6Q5Q4 Q3Q2Q1Q0 00010111 时准备清零。,74LS163:同步四位二进制计数器，同步清零、同步置数,具体逻辑电路如下图所示 ：,如何用74LS160构成二十四进制计数器？,例6.3.4 试用同步十进制计数器74160接成二十九进制计数器。,解1：整体置零方式,图6. 3.40 例6.3.4电路的整体置零方式,解2：整体置数方式,图6. 3.41 例6.3.4电路的整体置数方式,思考题,1.用74LS161构成60进制计数器。,2.用74LS160构成12进制计数器。,3. 试设计一个电路，同时满足下述要求 ：,（1）十二进制；,（2）状态循环为:,四、移位寄存器型计数器,1、环形计数器,图6. 3.42 环形计数器电路,不能自启动！,能自启动的环形计数器,状态利用率太低！,2、扭环形计数器,图6. 3.47 扭环型计数器电路（约翰逊计数