数字钟的设计_第1页
数字钟的设计_第2页
数字钟的设计_第3页
数字钟的设计_第4页
数字钟的设计_第5页
已阅读5页,还剩41页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、基础部基础部数字钟的设计数字钟的设计数字钟的设计数字钟的设计一、课程目标一、课程目标1、通过实训学会数字系统的设计方法;2、通过实训学习元器件的选择及集成电路手册查询方法;3、通过实训掌握电子电路调试及故障排除方法;4、熟悉数字实验箱的使用方法。数字钟的设计数字钟的设计二、设计任务二、设计任务 设计一个可以显示时、分、秒的数字钟。要求:1、24小时为一个计数周期;2、具有整点报时功能;3、主要采用中小规模集成电路完成设计;4、电源电压+5V。三、电子产品设计主要内容三、电子产品设计主要内容 电子产品设计一般应包含系统功能设计系统功能设计、可靠性设计可靠性设计和产品化设计产品化设计三个主要部分。

2、我们着重突出系统功能设计。数字钟的设计数字钟的设计四、电路设计的一般方法四、电路设计的一般方法1、根据提出的问题,分析论证,找出其在技术上的可行性,写出论证报告;2、明确设计任务和要求,选择总体设计方案;3、单元电路设计;4、总体电路设计;5 、用实验的方法完成电路的功能;6 、撰写实验报告。数字钟的设计数字钟的设计五、数字系统的设计步骤五、数字系统的设计步骤 数字系统通常是指能完成比较复杂逻辑功能的若干数字电路的集合。数字系统由信息处理电路和信息控制电路两部分构成。信息处理电路主要完成信息的采集、传输、处理等工作;控制电路的作用主要是协调和管理各信息处理单元电路的工作,定时发出控制信号,使各

3、部分电路协调一致的完成系统规定的任务。设计步骤如下:1、分析、确定系统功能 系统设计首先要做的是必须仔细分析设计要求,明确系统的任务,所要达到的技术性能、精度指标等等。2、确定系统方案 明确系统技术性能以后,应考虑如何实现这些系统功能,即采用哪种电路来完成它,对于功能比较简单的系统可采用中、小规模集成电路构成,即为纯硬件电路。对于功能复杂的系统可考虑微控制器辅助实现。3、设计系统方框图 系统方案确定之后,可以把构成系统的各单元模块及控制关系用方框图表示出来。4、逻辑功能划分 根据系统的方框图和工作情况,将系统划分为信息处理和控制电路两部分。5、信息处理电路的设计 根据信息处理电路的功能要求,将

4、其分成若干功能模块,然后根据功能模块的类型,即组合电路类型和时序电路类型,分别进行各功能模块的设计,经设计和测试,肯定其性能合符设计要求,且无竞争冒险。然后转入控制电路设计。6、控制电路设计 控制电路是整个数字系统的核心,它根据外部输入信号及由受其控制的信息处理电路来的状态信号,产生对受控电路的控制信号,有时也产生外部输出信号。小型数字系统常用的控制电路有如下三种:(1)移位型控制器 由移位寄存器或具有延时特性的触发器组成控制电路。数字钟的设计数字钟的设计(2)计数型控制器 由计数器构成控制电路,计数器对时钟脉冲计数,计数值直接与时间相关,在特定的计数值通过译码器输出控制信号。(3)微控制器

5、70年代末发展起来的,以大规模集成技术为依据,以计算机为核心的一类新型控制器,它往往把信息处理和控制部分溶为一体。数字钟的设计数字钟的设计7、系统电路的综合和优化 在信息处理的各功能模块和控制电路达到预期要求后,即可把上述各部分予以综合和优化,以构成系统电路,此时应注意以下问题:(1)电路化简 系统电路构成以后,应审查一下总的逻辑关系,检查是否还有化简的可能(特别是组合逻辑部分),尽量减少集成电路的数量。数字钟的设计数字钟的设计(2)器件间或电路间的电平配合系统内最好采用同一类型器件。当采用不同类型器件时注意处理相互间的电平配合。不同电源电压的数字电路之间、模拟与数字电路之间更需要注意电平配合

6、。(3)空闲端的处理 尽管标准TTL和LSTTL输入端悬空相当于高电平,但考虑到悬空输入端易引入干扰信号,故各种门、触发器、计数器等的未用空闲端,不论是TTL还是CMOS器件,都应妥善的接至某一固定电平或并联使用。数字钟的设计数字钟的设计(4)输入端外接电阻的影响对于TTL器件,输入端外接的上拉电阻在保证输入电流大于IiH的前提下,可尽量取得大一些,以减少电阻损耗。下拉电阻应保证输入电流大于IiL,通常1k,CMOS器件,通常上下拉电阻均1M.(5)输入端并联的影响对于TTL与非门N个输入端并联使用时,IiL总=NIiL ,IiH总=NIiH,对于N个TTL或非门输入端并联使用时,IiL总=N

7、IiL ,IiH总=NIiH。数字钟的设计数字钟的设计(6)COMS门的并联应用 为了提高COMS门的驱动能力,将同一芯片内的若干个输入和输出端并联应用,输出驱动能力将提高N倍。数字钟的设计数字钟的设计8、系统性能测试 包含三个部分的工作:(1)系统故障诊断与排除 即使信息处理各功能模块及控制电路均已达到预期性能,但整体综合后仍可能出现各种电路故障,必须排查。(2)系统功能测试 检查系统所有规定的功能能否完成。(3)系统性能指标测试 主要是测试系统的精度、稳定度。9、撰写设计报告(1)系统详尽的资料;(2)元器件清单;(3)功能与性能测试结果。六、数字钟设计要点六、数字钟设计要点译码器译码器时

8、计数器时计数器分计数器分计数器秒计数器秒计数器译码器译码器译码器译码器校时电路校时电路报时电路报时电路多级分频多级分频振荡器振荡器1、设计一个精准的秒脉冲产生电路;2、设计60进制、24进制计数器;3、设计译码显示电路;4、设计整点报时电路。七、各功能模块设计方案提示七、各功能模块设计方案提示 (1)用CD4060结合晶振产生标准的秒脉冲; (2)用555定时器实现. 由于晶振不便在面包板上连接,因此建议使用555实现。1、秒脉冲产生电路Q12Q13GNDVCCCD4060Q14Q6Q5Q7Q4Q10Q8Q9RdCP0CP0CP0CP11234567891011121314151614位振荡器

9、/分频器1Rd2Q1QGND74LS741SdVCC2CP2D1CP1D2Sd2RdQ1Q2双D触发器电阻和电容构成一个RC 积分电路,其输入端接施密特触发器的输出端,其输出端接施密特触发器的输入端。用555定时器构成多谐振荡器就是这个思路。于是,我们先用555定时器构成一个施密特触发器,再把这个施密特触发器改接成多谐振荡器图6.5.6。不过,我们这个施密特触发器稍微复杂一些,除了“二六一搭”以外,又增加了一个电阻 R1。 R1与555定时器内部的放电管TD 构成了一个反相器。逻辑上,这个反相器的输出与555定时器的输出完全相同。因此,这个施密特触发器有两个输出端,分别为555定时器的3号脚和

10、7号脚。我们看到,电阻R2和电容C成了RC积分电路,施密特触发器的一个输出端(7号脚)接RC积分电路的输入端,RC 积分电路的输出端接施密特触发器的输入端。这样,一个多谐振荡器就成了。也许有人会问,为什么要用两个输出端的施密特触发器呢?一个输出端的施密特触发器也可以呀!因为施密特触发器的另外一个输出端(3号脚)专门作为多谐振荡器的输出,所以我们可以最大限度地保证多谐振荡器的带负载能力。这个多谐振荡器可以驱动小型继电器。 图示电路振荡频率图示电路振荡频率f=1.43/(2R2+R1)C。可取可取R1、R2为为100K,C为为04.7F。1487625R1R2C0.01+VCC5553100K10

11、0K4.7图示电路振荡频率f=1.43/(2R2+R1)C。可取R1、R2为48K,C为10。1487625R1R2C0.01+VCC55532、计数器模块设计 可选用74LS90及门电路进行设计 设计方法采用反馈复位法。74LS90引脚图输输 入入输输 出出CLEAR LOADPTCLOCKABCDQAQBQCQDLX XX XX XX XX XX XX XLLLLHLX XX XD0D1D2D3D0D1D2D3HHHHX XX XX XX X计计 数数HHLX XX XX XX XX X保保 持持HHX XLX XX XX XX XX X保保 持持74LS163功能表74LS00引脚图A1

12、A2B2A3A4B4B1B3Y3Y4Y1Y2GNDVCC74LS00四2输入与非门74LS08引脚图A1A2B2A3A4B4B1B3Y3Y4Y1Y2GNDVCC74LS08四2输入与门A1A2B2A3A4B4B1B3Y3Y4Y1Y2GNDVCC74LS32四四2输入或门输入或门A1A2B2A3A4B4B1B3Y3Y4Y1Y2GNDVCC74LS02四四2输入或非门输入或非门A1C1D1B2D2C2B1A2Y2空空空空Y1GNDVCC74LS20ABYDC二二 4输入与非门输入与非门A1C1D1B2D2C2B1A2Y2空空空空Y1GNDVCC74LS21ABYDC二二 4输入与门输入与门接计数器

13、接计数器BcfaCdeAGNDVCC74LS247Dbg+5Vcfadebg300RBIBILTVCC译码显示模块设计用74LS2474线七段译码器Q1cfaQ2deQ0GNDVCC74LS247Q3bgLTBIRBIcAaAbAdAeAgAfAVccAVccAdpA12345678910使用说明:(1)要求0至15时,消隐输入(BI)必须开路或保持高电平。如果不需要十进制0消隐,则串行消隐输入(RBI)必须开路或为高电平。(2)消隐输入(BI)直接加低逻辑电平时,所有段的输出为高电平,而与其它的输入电平无关。 (3)当串行消隐输入(RBI)和A、B、C、D输入端为低电平,灯测试输入为高电平,

14、所有段输出变高。同时串行消隐输出(RBO)变大批低电平。(4)当消隐输入/串行消隐输出(BI/REO)开路或保持高电平并在灯测试输入端加低电平,则所有段输出为低。BI/RBO为“线与”逻辑,用作消隐输入(BI)和/或串行消隐输出(RBO)。实验方法按下图连接电路。cAaAbAdAeAgAfAVccAVccAdpA12345678910数码管 数码管是进行数码显示的,分为共阳数码管和共阴数码管,它是将7段条形发光二极管的阳极或阴极连接在一起,控制它的阴极或阳极而点亮显示不同字符。41056共阳极A1A2B2A3A4B4B1B3Y3Y4Y1Y2GNDVCC74LS08A1A2B2A3A4B4B1B3Y3Y4Y1Y2GNDVCC74LS00TCYQDGND74LS161AVCCCPBCDPQCQBQATCYQDGND74LS

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论