单片机的复习

复习51单片机的基本概念51单片机的硬件构成51单片机的接口设计51单片机的软件基础51单片机的基本概念1.嵌入式系统的概念及目前流行的几种嵌入式系统嵌入式系统的定义

嵌入式系统是“以应用为中心、以计算机技术为基础、软件硬件可裁减、功能、可靠性、成本、体积、功耗严格要求的专用计算机系统”。目前流行的几种嵌入式系统

缩减PC系统

高级单片系统

单片机系统

51单片机的基本概念2.嵌入式系统的基本构成嵌入式系统的构成

I／O端口

外设器件

存储器微处理器应用程序操作系统软件

硬件部分

软件部分

51单片机的基本概念3.单片机的定义及单片机系统的构成

所谓单片机是将CPU、存储器、I/O接口等集成在一块芯片上，因此称为“Single-ChipMicrocomputer”。单片机主要是针对工业控制以及与控制有关的数据处理而设计。

单片机系统

I／O端口

外设器件

存储器微处理器应用程序操作系统软件

硬件部分

软件部分

51单片机的基本概念4.51单片机的基本概念MCS－51系列单片机是8位的单片机——处理器为8位

MCS－51是指由美国INTEL公司生产的一系列高性能8位单片机的总称，也就是我们平常讲的51系列单片机。这一系列单片机包括了许多品种，如8031，8051，8751，8032，8052，8752等，其中8051是最早最典型的产品，该系列其它单片机都是在8051的基础上进行功能的增、减、改变而来的，所以人们习惯于用8051来称呼MCS－51系列单片机。51单片机的硬件构成1.51单片机的基本内部硬件资源存储器I/O接口CPU中断系统定时/计数器CPUALUTEMP1TEMP1PCACCBPSWSPDPTR……专用寄存器组定时控制部件定时控制逻辑指令寄存器IROSCCPU主要由三部分构成运算器（ALU）控制器寄存器阵列1存储器RAMROM片内RAM片外RAM片内ROM片外ROM2内部资源根据型号不同大小有区别具备的扩展能力由数据总线和地址总线决定8051有16根地址线8根数据线对外寻址能力位64KBytesI/O接口串行并行UARTP0P1P2P33串行接口的类型UART并行接口的内部结构中断系统4定时/计数器52.各个资源的工作原理及使用51单片机的硬件构成特殊功能寄存器SFRs1.了解各个SFR的作用。2.各个SFR在复位后的初始值是多少？1资源I/O接口存储器中断系统定时计数器SFRsCPUSFRsareImportant！初始化的状态规定了各个SFR在复位后的值片内存储器1.片内ROM的几个重要地址。2.片内RAM的构成2片内ROM作为程序存储器使用其中有几个特殊单元具有特殊用途地址用途0000H复位入口地址0003H外部中断0入口地址000BH定时器0中断入口地址0013H外部中断1入口地址001BH定时器1中断入口地址0023H串行口中断入口地址00H20H2FH7FH1FH30H普通RAM区位寻址区工作寄存器区128字节片内RAMFFFFH0000H可寻址片外ROM/RAM64K字节对于具体的一种单片机而言其内部的片内存储器的容量是确定。片外存储器的容量是可以根据需要进行配置。我们所讲的可寻址片外64KROM/RAM指的是一种能力。3.扩展片外存储器FFFFH0000H可寻址片外ROM64K字节地址总线数据总线控制总线单片机为了具有扩展外部存储器的能力应该为外部存储器提供相应的总线信号：16根地址线A0～A158根数据线D0～D7PSEN、ALE使能EA＝0地址存放在PC中通过外部总线与CPU联接与片内ROM统一编址FFFFH0000H可寻址片外RAM64K字节地址总线数据总线控制总线单片机为了具有扩展外部存储器的能力应该为外部存储器提供相应的总线信号：16根地址线A0～A158根数据线D0～D7WR、RD、ALE地址一般存放在DPTR中通过外部总线与CPU联接与片内RAM独立编址I/O接口并行接口2.串行接口3并行P0P1P2P3MCS-51单片机有4个双向8位I/O口P0，P1，P2，P3。P0口为三态双向口，负载能力为8个LSTTL门电路，P1，P2，P3为准双向口，负载能力为4个LSTTL门电路。内部结构有区别。

Vcc引脚P1.X内部上拉电阻引脚P0.X3VccP0口P1～P3口串行口UART在异步数据传送中，CPU与外设之间事先必须约定两项事宜：

①字符格式。②波特率（Baudrate）。UART的4种工作方式。波特率的计算给定波特率计算计数初值中断系统4中断源（5个）中断请求标志位（6个，在哪个SFR中）中断允许标志位（两个开关，哪个SFR）中断优先级（规则、如何设置）与中断系统相关的SFRs1、中断请求源①外部中断请求源：即外部中断0和外部中断1，经由外部引脚引入的，在单片机上有两个引脚，名称为INT0、INT1，也就是P3.2、P3.3这两个引脚。②内部中断请求源TF0：定时器T0的溢出中断标记，当T0计数产生溢出时，由硬件置位TF0；当CPU响应中断后，再由硬件将TF0清0。TF1：与TF0类似。TI、RI：串行口发送、接收中断

2、中断系统的相关寄存器

MCS-51单片机中断系统设置了5个中断源，外部有2个中断源输入：INT0（P3.2）、INT1（P3.3）；内部有3个中断源：定时/计数器T0、T1和串行口的RI/TI。当系统产生中断时，5个中断源的中断申请及中断控制分别由特殊功能寄存器TCON、SCON、IE和IP的相应位来锁存及控制。①

定时/计数器控制寄存器TCON

TCON是定时/计数器T0、T1的控制寄存器，同时它又能锁存外部中断申请标志和定时/计数器T0、T1的溢出标志。TCON(88H)TF1TR1TF0TR0IE1IT1IE0IT0

80C51复位后，TCON被清零。TF1：定时/计数器T1溢出标志当启动T1后，T1即从初值开始计数，当T1计数产生溢出时，由硬件自动置位TF1并向CPU请求中断，当CPU响应该中断后，中断标志被硬件自动清除（也可由软件清除）。TF0：定时/计数器T0溢出标志，其功能和操作同TF1。TR1：定时/计数器T1计数启动位，TR1＝1开始计数*TR0：定时/计数器T0计数启动位，TR0＝0开始计数*IT1：外部中断触发方式选择位。

可由指令设置为“0”和“1”。当IT1=0时，INT1被指定为电平触发方式，即低电平有效。CPU在每一机器周期的S5P2采样（P3.3）的输入电平。当采样值为低电平时，置“1”IE1。当IT1=1时，被指定为边沿触发方式，即下降沿有效。CPU在每一机器周期的S5P2都采样（P3.3）的输入电平，若一次采样值为高电平而下一机器周期采样值为低电平（说明在两次采样期间曾产生了一个下降沿）则置“1”

。IE1：外部中断请求标志。当CPU检测到外部中断请求输入信号有效触发时，由硬件自动置位并请求中断，当CPU响应中断后中断标志被硬件自动清除（也可由软件清除）。IE0：外部中断请求标志，其功能同IE1。②、串行口控制寄存器SCON（存放串行口中断标志）

SCON为串行口控制寄存器，当串行口发生中断请求时，其低两位锁存串行口的发送中断和接收中断，其格式如下：SCON(98H)

------------TIRITI：串行口发送中断标志当CPU向串行口的发送数据缓冲器SBUF写入一个数据时，发送器就开始发送，当发送完一帧数据后，由硬件将TI置“1”

，表示串行口正在向CPU申请中断。值得注意的是当CPU响应中断，转向串行口中断服务时，硬件不能自动清“0”TI标志，而必须在中断服务程序中由指令清“0”。RI：串行口接收中断标志。若串行口接收器允许接收，当接收器接收到一帧数据后，置“1”RI，表示串行口接收器正向CPU申请中断，同样RI必须在用户中断服务程序中由指令清“0”。

80C51复位后，SCON被清零。

③、中断允许寄存器IE（存放中断允许字）IE（A8H）EA----ESET1EX1ET0EX0EA：CPU中断允许位。 EA=1，CPU开中断；EA=0，禁止所有中断。ES：串行口中断允许位。 ES=1，开放串行口中断；ES=0，禁止串行口中断。ET1：定时/计数器T1溢出中断允许位。 ET1=1，开T1中断；ET1=0，禁止T1中断。EX1：外部中断允许位。 EX1=1，开中断；EX1=0，禁止中断。ET0：定时/计数器T0溢出中断允许位。 ET0=1，开T0中断，ET0=0，禁止T0中断。EX0：外部中断允许位。 EX0=1，开中断；EX0=0，禁止中断。

④、中断优先级寄存器IP（存放中断优先字）

MCS-51的中断分两个优先级，对于每一个中断源都可以通过对IP编程以定义为高优先级或低优先级中断，以便实现二级中断嵌套。IP的各位定义如下：

PS：串行口优先级设定位。PS=1，串行口设为高优先级；PS=0，串行口设为低优先级。PT1：定时/计数器T1优先级设定位。PT1=1，T1设定为高优先级；PT1=0，T1设定为低优先级。PX1：外部中断INT1优先级设定位。PX1=1，设定为高优先级；PX1=0，设定为低优先级。PT0：定时/计数器T0优先级设定位。PT0=1，T0设定为高优先级；PT0=0，T0设定为低优先级。PX0：外部中断INT0优先级设定位。PX0=1，设定为高优先级；PX0=0，设定为低优先级。

------PSPT1PX1PT0PX0IP（B8H）3、中断系统优先级结构

通过对IP寄存器的编程可把5个中断规定为高低两个优先级，它们遵循两个基本规则：①一个正在执行的低级中断服务程序，能被高优先级中断请求所中断，但不能被同优先级中断请求所中断。②一个正在执行的高优先级中断服务程序，不能被任何中断请求所中断。返回主程序后要再执行一条指令才能响应新的中断请求。

如何实现两个基本规则？

为了实现上述的两个规则，中断系统内部设置了两个不可寻址的“优先级状态”触发器。当高级“优先级状态”触发器状态为“1”时，表示正在执行高优先级中断服务，它禁止所有其它中断，只有在高级中断服务返回（执行RETI指令）时，被清“0”，表示可响应其它中断。当低级“优先级状态”触发器状态为“1”时，表示正在执行低优先级中断服务程序，它屏蔽其它同级中断请求，但不能屏蔽高优先级中断请求。在中断服务返回时（执行RETI指令）时，被清“0”。

MCS-51有5（6）个中断源，但只有两个优先级，必然会有几个中断请求源处于同样的优先级。当CPU同时收到几个同优先级中断请求，MCS-51内部有一个硬件查询逻辑，它的查询顺序是：外部中断请求

最高定时/计数器T0外部中断请求定时/计数器T1串行口

最低CPU将根据查询顺序来响应这些中断请求。

定时/计数器5定时/计数器T0定时/计数器T1与定时/计数器相关的SFRs定时/计数