多核DSP中并发共享存储与快速DMA结构设计与实现

分类号 学号 GS10062264 U D C 密级 公 开 工程硕士学位论文多核 DSP 中并发共享存储与快速 DMA 结构设计与实现硕士生姓名学科领域研究方向指导教师国防科学技术大学研究生院二一三年三月（多核DSP并发共享存储与快速DMA控制器设计与实现） 国防科学技术大学研究生院第 I 页The Design and Implementation of PSMC And Rapid DMA Controller for Multi-core DSPCandidate：ChuJun LanAdvisor：Asso. Prof. A thesisSubmitted in partial fulfillment of the requirementsfor the professional degree of Master of Engineeringin Computer Science and TechnologyGraduate School of National University of Defense TechnologyChangsha，Hunan，P.R.ChinaMarch, 2013第 II 页独 创 性 声 明本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢 的地方外， 论文中不包含其他人已经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。学位论文题目： 多核 DSP 并发共享存储与快速 DMA 控制器设计与实现 学位论文作者签名： 日期： 年 月 日学位论文版权使用授权书本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权国防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子文档，允许论文被查阅和借阅；可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。（保密学位论文在解密后适用本授权书。）学位论文题目： 多核 DSP 并发共享存储与快速 DMA 控制器设计与实现 学位论文作者签名： 日期： 年 月 日第 III 页作者指导教师签名： 日期： 年 月 日目 录摘 要 .iABSTRACT .iii第一章 绪论 .11.1 引言 .11.2 课题的研究背景 .21.3 共享存储与 DMA 研究现状 .31.4 课题的研究内容与意义 .41.5 论文的组织结构 .51.6 本章小节 .5第二章 IDMA 部件和 PSMC 部件功能设计与传输协议 .52.1 自主多核 X_DSP 体系结构 .52.2 IDMA 部件功能设计 .72.2.1 IDMA 的初始化与启动 .82.3 PSMC 部件功能设计 .102.4 TeraNet 数据网络接口协议 .112.5 本章小结 .12第三章 IDMA 部件逻辑设计与实现 .123.1 IDMA 总体结构设计 .123.2 通道控制器结构 .133.2.1 读操作管理与实现 .143.2.2 写操作管理与实现 .173.3 高速数据缓存设计 .183.4 高效的仲裁实现 .213.4.1 仲裁原理及算法介绍 .213.4.2 仲裁结构与仲裁策略 .213.5 本章小结 .23第四章 PSMC 部件逻辑设计与实现 .244.1 PSMC 部件总体结构 .24第 IV 页4.2 PSMC 存储体物理组织结构 .244.3 DSPxL2 访问 PSMC 控制管理 .264.3.1 读操作管理与实现 .274.3.2 写操作管理与实现 .284.4 TeraNet 访问 PSMC 控制管理 .294.4.1 TeraNet 读操作管理与实现 .294.4.2 TeraNet 写操作管理与实现 .304.5 PSMC 存储保护机制的实现 .314.5.1 存储保护机制结构设计 .324.5.2 写保护锁设计 .334.6 带宽管理的实现 .344.7 本章小结 .35第五章 IDMA 部件和 PSMC 部件模拟验证及逻辑综合 .365.1 相关验证技术的概述 .365.2 采用多层次验证 .365.2.1 模块级验证 .375.2.3 部件级验证 .385.2.4 系统级验证 .395.3 编写模拟验证测试用例方案 .415.3.1 IDMA 的测试用例 .415.3.2 PSMC 的测试用例 .425.4 分析模拟验证结果 .435.5 IDMA 部件和 PSMC 部件逻辑综合 .485.5.1 逻辑综合概述 .485.5.2 逻辑综合设置 .485.5.3 逻辑综合优化 .495.5.4 优化后的综合结果与性能分析 .525.6 本章小结 .53第六章 论文总结与工作展望 .546.1 论文总结 .546.2 工作展望 .54致 谢 .55参考文献 .56第 V 页作者在学期间取得的学术成果 .58第 VI 页第 VII 页图 目 录第 i 页摘 要信息技术的快速发展，大规模计算时代的到来，单核 DSP 已经无法满足当今的需求，多核 DSP 的发展成为主流。随着多核处理器的处理速度不断，如何为多核处理器快速供应数据，是发展多核高性能 DSP 面临着迫切需要解决的问题之一。针对这个问题，多核并发共享存储器是发挥 DSP 运算性能的关键技术之一。由于并发共享存储的出现使得多核之间数据交互的速度大大地提高，使得改善核内性能具有更大的提升空间，所以将 DMA 移植核内改变传统的数据交互提高多核 DSP 整体性能发挥了重要作用。设计高性能并发共享存储器部件和核内 DMA部件是本课题的主要任，本课题的工作内容有以下几个方面。1、围绕着提高 PSMC 整体性能出发，以改善多核之间通信带来的延时。设计中采用 TeraNet 协议，以 Burst 方式传输，有效地改善数据传输效率。DSP 接口采用流水化技术，实现了连续读、写数据无阻塞，具有很高的数据吞吐率。借鉴了分布式共享存储器的优点，将 X_DSP 共享存储体划分成多个存储体结构，每个存储体拥有独立的数据总线，并采用了连续编址和交叉编址的混合编址模式，以降低多请求并发访问同一个 Bank 的冲突率。带宽管理中，应用了 “可配优先级+ 时间片轮转”策略保证 DSP 处理数据实时性的要求，以及兼顾了其他请求访问的公平性。采用“双层锁”结构进行拦截非法用户访问存储器，增强了共享存储器与外部存储器的安全性。2、设计中 IDMA 支持两个通道并行操作。基于它的实际应用需求，采用“可配置优先级+令牌轮转”策略实现了双通道并发冲突访问均衡性的要求。通道中存在读地址不连续导致读速度慢，针对这个问题，本文提出了“基于分组+流水化”策略能快速计算出读地址。另外，通道写操作中采用预处理技术，从而加快了通道读、写速度。根据数据传输接口的大小不一致，两通道的高速缓存采用不同的实现方式，有利于减少芯片面积的开销。采用了写高速缓存进行数据筛选，避免无效数据写入高速缓存，减少缓存中的数据发生翻转，以降低动态功耗的开销。3、验证是保证设计的正确性，本文采用了层次化验证方法，即模块级验证、部件级验证和系统级验证相结合。在每一层验证中确保了 PSMC 设计和 IDMA 设计的划分与接口的稳定性，并通过编写验证计划与测试用例方案进行充分的验证，从而大大地缩短了验证周期。X_DSP 中 PSMC 部件和 IDMA 部件基于 45 纳米标准单元的半定制设计方法。在设计的过程中，权衡了面积、性能和功耗等因素，逻辑综合的结果比较理想。兼顾自底向上和自顶向下综合策略的优点进行逻辑综合。综合出现的关