基于FPGA的数字频率计设计

1摘 要EDA 技术的发展，改变了传统的电子设计方法。FPGA 等大规模可编程逻辑器件的广泛应用，使电子设计变得和软件编程一样方便快捷。电子设计技术的进步，也改变了传统频率计的设计方法。常用的频率测量方法既有模拟的利用电路频率特性测量频率的方法，又有利用脉冲计数测量频率的数字方法。随着数字电路技术的发展，以脉冲计数法为基础衍生出各种改进型的数字测频方法，在测量精度、测量响应的快速性等方面都有了很大提高。简易数字频率计的设计，采用 FPGA 实现对对外来信号采样，运用 VHDL 在FPG/CPLD 器件上实现一种数字频率计测频系统，其在单位时间内通过计数器的累加实现对频率的计数。分析了数字频率计软件构成结构，并对其中的测频控制信号发生器电路进行了 VHDL 软件编程实现。该设计实现的频率精度为 1Hz，测量范围为 0100MHz，经实际电路测试，仿真结果表明，该频率计具有较高的实用性和可靠性。VHDL 程序通过综合、适配后形成配置文件，下载到 FPGA 器件中对 FPGA 进行配置，使 FPGA 成为实用的测频模块。通过 modelsim 波形仿真，符合本次设计的要求。最后，通过完整编译后的 pof 文件固化到开发板，接上高频信号源，实现了数字频率计的设计。关键词：数字频率计；频率测量；EDA；FPGA；VHDL 语言；配置器件2AbstractDevelopment of EDA technology has changed the traditional electronic design methods. Widely used in large-scale FPGA and other programmable logic devices, electronic design and software programming becomes as easy and quick. Advances in electronic design technology, but also changed the traditional frequency meter design.Existing conventional frequency measurement method using analog frequency characteristics of the measured frequency of the circuit, but also the use of a digital pulse counting frequency measurement method. With the development of digital circuit technology to pulse count based on the law derived from a variety of improved digital frequency measurement method, measurement accuracy, fast response measurement and other aspects have been greatly improved.Simple digital frequency meter design, FPGA is used for foreign signal sampling, use VHDL to achieve a digital frequency meter frequency measurement system on the FPG / CPLD devices, which in unit time to achieve frequency counted by the counter accumulation. Analysis of the digital frequency meter software composition structure and one of the frequency measurement control signal generator circuit were VHDL software programming. Frequency accuracy of the design and implementation of 1Hz, measurement range is 0 100MHz, through the actual circuit test, simulation results show that the frequency meter with high availability and reliability.VHDL program through an integrated, forming adapter configuration file, download to FPGA devices configured for FPGA, FPGA make a practical frequency measurement module. By modelsim waveform simulation, in line with the requirements of this design. Finally, curing by pof file compiled to complete development board, connected to a high-frequency signal source to achieve a digital frequency meter design.Key words: digital frequency meter;frequency measurement; EDA; FPGA; VHDL language; configuration device3目 录第 1 章 绪 论 .51.1 课题的研究背景 .51.2 频率计发展现状 .61.3 课题的研究内容 .6第 2 章 频率测量技术的研究 .72.1 常用的频率测量方法 .72.1.1 比较法测频 .72.1.2 脉冲计数法测频 .72.2 脉冲计数法的测量原理 .72.3 系统组成原理 .9第 3 章 基于 FPGA 频率计的设计方案 .103.1 频率计的总体设计方案 .103.2 分频模块 .103.3 基准频率信号模块 .113.4 计数器模块 .113.5 锁存模块 .113.6 数码管扫描模块 .113.7 数码管译码显示模块 .11第 4 章 频率计各功能模块的设计实现 .134.1 软件设计流程图 .134.2 测频闸门信号产生模块的设计 .144.3 计数器的设计 .144.4 锁存器的设计 .154.5 数码管扫描及显示译码的设计 .164.6 数字频率计电路符号 .18第 5 章 系统调试与仿真 .194.1 Quartus 设计流程 .194.2 系统软件调试 .204.3 系统测试 .204结 束 语 .22参考文献 .235第 1章 绪 论频率是电子技术领域最基本的参数之一，频率计是电子电气、仪器仪表等应用领域不可缺少的测量仪器，除电量以外，不少物理量的测量，如振动、转速等的测量都涉及到或可以转化为频率的测量。1.1 课题的研究背景频率计的设计技术是随着电子电路技术的发展而逐步向前发展的，早期的频率计采用分立元件设计，设计周期长、稳定性差，并且成品体积大、功耗高。数字电子技术和集成电路的发展，使得数字频率计广泛应用，数字频率计可以使用单元电路和单片机来设计实现。相比分立件式的频率计来说，数字频率计提高了稳定性，减小了体积，但是数字频率计仍然存在着电路复杂、设计周期长等缺点，数字频率计的测量范围都是有限的，为测量不同频率的信号都要专门的设计某一部分电路，灵活性差。20 世纪末，随着微电子技术的进步和计算机技术的发展，在二者的相互促进下，以 FPGA 系列器件为代表的可编程逻辑器件的应用逐渐普及。可编程逻辑器件把通用集成电路通过编程集成到一块尺寸很小的硅片上，成倍缩小了电路的体积，同时由于走线短，减少了干扰，提高了系统的可靠性。由于这类器件可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷，为数字电路系统的设计带来了极大的灵活性。随着可编程逻辑器件集成规模不断扩大，自身功能的不断完善和计算机辅助设计技术的提高，在现代电子系统设计领域中的 EDA 便应运而生了。EDA（电子设计自动化）是在 CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和 CAE（计算机辅助工程）基础上发展起来的计算机辅助设计系统，EDA 是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统设计的主要表达方式，以计算机软硬件开发系统为设计工具，自动完成集成电子系统设计的一门新技术。本课题就是利用 EDA 技术，以 FPGA 器件为基础来设计一款数字频率计。61.2 频率计发展现状由于社会发展和科技发展的需要，信息传输和处理的要求的提高，对频率的测量精度也提出了更高的要求，需要更高准确度的时频基准和更精密的测量技术。而频率测量所能达到的精度，主要取决于作为标准频率源的精度以及所使用的测量设备和测量方法。目前，国内外使用的测频的方法有很多，有直接测频法、内插法、游标法、时间电压变化法、多周期同步法、频率倍增法、频差倍增法以及相位比较法等等。直接测频的方法较简单，但精度不高。内插法和游标法都是采用模拟的方法，虽然精度提高了，但是电路设计却很复杂。时间电压变化法是利用电容的充放电时间进行测量，由于经过 A/D 转换，速度较慢，且抗干扰能力较弱。多周期同步法是精度较高的一种。本文设计的频率计主要应用于一般性的频率测量，对测量精度要求不是很高，通过比较各种测频方法优缺点，决定使用脉冲技术法进行频率计的设计。1.3 课题的研究内容本课题主要研究如下内容：1）分析比较常用的几种测频方式的测量精度，选择一种合适的测频实现方式。2）根据确定的测频方式分模块设计频率计。3）用 VHDL 语言实现频率计的各个模块及频率计的总体设计。4）将设计程序下载到 FPGA 中，并设计频率计的附件电路，完成频率计总体硬件设计。7第 2章 频率测量技术的研究频率测量是电子测量领域的最基本测量之一。由于频率信号抗干扰性强、易传输，可以获得较高的测量精度，所以测频方法的研究越来越受到重视，在检测技术中，常将一些电量或其他电参量转换成频率进行测量，以提高测量的精度。2.1 常用的频率测量方法目前，用于测量频率的方法很多，频率测量的准确度主要取决于所测量的频率范围以及被测对象的特点。而测量所能达到的精度，不仅取决于作为标准使用的时钟频率的精度，也取决于所使用的测量设备和测量方法。下面对几类常用的频率测量方法进行简单介绍。2.1.1 比较法测频比较法测频就是用标准频率 fc 与被测频率 fx 进行比较，当把标准频率调节到与被测频率相等时指零仪表（零示器）便指零，此时的标准频率值即被测频率值。比较法测频可分为拍频法测频与差频法测频两种。前者是将待测频率信号与标准频率信号在线性元件上叠加产生拍频。后者是将待测频率信号与标准频率信号在非线性元件上进行混频。目前拍频法测量频率的绝对误差约为零点几赫兹，差频法测量频率的误差可优于 10-5 量级，最低可测信号电平达 0.1V1V。拍频法和差频法在常规场合很少采用。2.1.2 脉冲计数法测频计数法测频是数字频率计常用的、最基本的频率测量方法。计数法就是在单位时间内对信号的周期个数进行计数。计数法测频的精确度取决于基准时间的精确度和计数误差。本设计采用计数法进行频率测量，下面对计数法的测频原理和基于计数法的几种的测频方法进行详细分析。2.2 脉冲计数法的测量原理所谓“频率”，就是周期性信号在单位时间内变化的次数。计数法的原理就是在一定的时间内，对周期性脉冲的重复次数进行计数。8直接计数测频法是依据频率的含义把被测频率信号加到闸门的输入端,只有在闸门开通时间 T(以 1 s 计)内,被测(计数)的脉冲送到十进制计数器进行计数。设计数器的计数值为 N,则可得到被测信号频率为 f=N。但是由于闸门的开通、关闭的时间与被测频率信号的跳变难以同步,因此采用此测量方法在低频段的相对测量误差可能达到 50%,即在低频段不能满足设计要求。但根据其他方案的分析,直接测频法比其他方案更加简单方便可行。其原理图可用图 1 来说明。图 1 计数法测量原理图如图分析可知，在确定的闸门信号时间 TW 内，记录被测信号的变化周期数或脉冲个数 NX，则被测信号的频率为 FX=NX/TW， 通常闸门时间 TW 为 1s。本设计所采用的测频方法采用等精度频率测量法，测量精度保持恒定，不随所测信号的变化而变化。在快速测量的要求下，要保证较高精度的测频，必须采用较高的标准频率信号。92.3 系统组成原理系统组成原理图由图 2 所示。在输入信号为 50M 的基准时钟和1Hz 100MHz 的被测信号频率，闸门时钟模块的作用是对基准时钟分频，得到一个 1s 的闸门信号，用它作为 8 位十进制