基于55nm工艺的E_fuse存储电路的设计与研究

I 基于 55艺的 储电路的设计与研究 中文摘要 可编程熔丝）广泛地应用于超大规模芯片的设计中，在芯片中实现冗余的功能。本文在5补金属氧化物半导体）工艺上设计并实现了一个4K 并入并出512 * 8的位输出，通过一对放大器模块在控制信号控制其工作与否情况下，分时输出子6位数据信号。放大器模块采用的是交叉耦合的电路结构，并设计4个不同的参考电阻，根据好地预防了实际情况下电阻受工艺波动的影响而产生的偏差。同时设计了配套的延迟电路、字线驱动电路等模块。 本文实现的耗、速度等因素的基础上进行了优化，在设计过程中基于传统的在速度、面积、功耗、可靠性等方面进行了对比讨论。电路允许的使用环境波动范围广，度由125，在F,S,证电路的正确读操作，编程电流都在16理论上说明熔丝能够顺利熔断。 本文基于5据输出时间延迟为2 章的最后给出了部分流片的数据。 关键词：电可编程熔丝，超深亚微米，互补金属氧化物半导体 on is as a a 4k 512*8 256 is in by a of is be to as is A is of is be in a 40 125. It is T,S,F is 6of is is is 5nm is at 目 录 第一章 绪论 . 1 1.1 . 1 题的研究背景和意义 . 1 内外发展状况 . 2 题的主要工作和章节安排 . 3 第二章 . 5 晶硅熔丝基本结构 . 5 晶硅熔丝的电阻 . 6 . 8 . 10 结 . 11 第三章 基于55. 12 体架构模块 . 12 . 12 大器结构模块 . 13 储空间分配和控制信号时序 . 14 路工作环境 . 15 . 15 统. 16 型. 18 种单元电路性能比较 . 20 结 . 25 . 25 统. 25 设计采用的放大器 . 26 迟电路设计 . 28 线驱动电路设计 . 29 出电路设计 . 30 结 . 32 第四章 仿真结果及流片数据分析 . 33 . 33 迟电路信号仿真 . 33 操作控制信号仿真 . 33 程控制信号仿真 . 34 体电路时序仿真 . 35 路的功耗 . 36 操作电流 . 38 程电流 . 39 . 40 体电路版图结构 . 41 . 41 . 42 码器电路版图 . 43 大器及输出模块版图 . 43 片结果 . 44 结 . 47 第五章 总结与展望 . 49 结 . 49 望 . 50 参考文献 . 51 攻读学位期间发表的论文及研究成果 . 55 致谢 . 56 1 第一章 绪论 中利用此原理设计的可以实现电子芯片身份认证（D - 作用1，大大的提高了芯片的智能化。 1.1 述 过熔丝被电流的熔断与否来存储信息，多晶硅熔丝在熔断前电阻很小，在持续的大电流熔断后电阻成倍的增加，并且熔丝断裂的状态将永久的保持。一根熔丝可以对应二进制中的“0”或“1”的值。在本设计中，设定未被熔断的熔丝节点存储“1”，被熔断的熔丝节点存“0”。 其是用在半导体存储器的电路中，当电路存在错误时，次，以根据不同的用户需求编程，使芯片更加智能。使芯片在运作时也可以修改芯片的密码，可以防止黑客入侵。 在工艺方面，于尺寸也可以一定程度上等比例缩小，可使电路的面积随着工艺发展而相对减小。并且多晶硅熔丝通过电流熔断，相较早期激光熔丝来说，对周边的电路破坏性大大减小。甚至在最后一道工艺流程封装后，也可以实现编程操作，这也是使题的研究背景和意义 随着集成电路设计水平的提高，芯片的功能越来越强大，集成密度在不断的提升，集成电路中的晶体管的数量也呈现出指数增长的趋势，同时晶体管的尺寸也不断的缩小。其中在芯片内部，存储器电路将占了整个芯片面积的90%。静态存储器2 也由于其低功耗、高速度、工艺兼容性好等特点，被广泛的应用于移动设备、计算机，但由于芯片设计工艺越来越复杂，势必为芯片带来更多的缺陷，使芯片成品率降低，平均有40%的。所以，为了提高芯片的成品率，冗余技术也在不断的发展，其中五个备用单元就能把成品率从1%提高到67%4。 其用于存储设备的冗余技术中。一般来说，集成电路中的冗余部分被熔丝连接，当电路中被检测出缺陷，则熔丝就可以代替有缺陷的那部分电路进行工作5，实现冗余作用。们可以和特定的随机软件结合，并且可以使芯片分配自身内部电路以应对不同的计算任务，或者是增加芯片的运算频率。在芯片中增加这些熔丝无需增加成本，就可以控制各个电路的速度，从而可以管理电路的性能和功耗6。个特点使瑕疵芯片的利用率得到了提高，或者是关闭芯片的某些功能模块实现功耗降低的作用。所以句话说即内外发展状况 技术的提出实现了失效的芯片或是有缺陷的芯片自我修复和再利用7。自从此概念在2000年左右提出之后，越来越多的研究机构和企业公司投入到了出主要贡献的有国内对宏、宏力、05，发展可以分为以下几个阶段：在设计初期使用金属熔丝实现，但金属产生了更大的附带损坏，于是衍生出了多晶硅化物熔丝。第一代多晶硅化物是采用掺钨硅化物（现，尤其是使用在。第二代多晶硅硅化物采用钴硅化物（现，程电流要求12程电压要3 求5V。程电流100。当工艺尺寸进一步缩小至90以在in 建内测试）电路中使用，1和2等芯片中。工艺尺寸进入65艺上使用了镍硅化物（硅化物需要编程电压相对较低，程电流为7路在采用镍硅化物3。目前标是达到面积占用比例更小，编程电流要求更小，编译电压更小的目标，并能够应用到更广的芯片中。 题的主要工作和章节安排 本课题主要是基于5计一款512*8位的并入并出的本论文是在阅读了国内外的大量的文献后进行的，分析了时给出了国内文献上少见的新型及在此两种单元基础上搭建的过两者的性能比较，采用了个设计亦包括周边电路如控制电路、译码器电路、放大器电路等。经过分析和比较后确定各周边电路模块的具体结构，并对每个模块进行模拟仿真验证，确定出最终最佳的设计电路。 本文设计的电路为八位输出，是通过一对放大器模块在控制信号控制其工作与否情况下，分时输出的子16位数据信号，所以在译码器端设计256个信号即可；放大器采用的交叉耦合的电路结构，并设计4个不同的参考电阻，根据好的预防了实际情况下电阻受工艺的影响而产生的偏差。 此电路设计是基于55以往的工艺技术相比之下有着一定的先进性，工艺尺寸的减小，在一定程度上减小了芯片的面积，提高了芯片的工作速度，降低了芯片的功耗，削弱了芯片的成本。因此，采用的55是本文的一个创新点。同时本文也同时提出了新型的对其进行了原理介绍和分析讨论。 4 本论文分为五章内容，每一章内容为： 第一章绪论，主要介绍了前国内外的发展状况，并简单介绍了此研究课题的主要工作，最后对章节的安排做了详细的划分。 第二章介绍了第三章针对本文的设计电路展开介绍，包括对其单元电路的进一步研究，设计了面积更优化的单元电路，介绍了此电路的工作原理，并和传统单元电路进行了性能比较，最后综合速度、面积和可靠性方面的因素，采用了传统单元电路。同时本章也对放大器也进行了探讨，本文涉及的放大器电路采用的是交叉耦合式放大器。 第四章介绍了所设计电路的仿真结果和流片数据，对电路的性能进行了数据阐述。 第五章基于本研究方向，对其进行总结并对以后的发展和努力方向进行了展望。 5 第二章 构原理 晶硅熔丝基本结构 早期的研究中，电迁移理论在微电子器件中金属连线部分产生的效应被视为金属线失效，并且研究表明硅化物连线失效率比金属线表现的更为突出14。随着硅化物连接中，这种电迁移失效更加明显15。在研究缓和这种失效的方法时，将电迁移理论运用在视图中较小的一端为一端为间相连部分为中工艺为55l=554，最上层为氮化物，起到保护作用；第二层为硅化物，主要是硅化物的合金，可以减小熔丝的电阻值；第三层为多晶硅层，其中阻值比第二层的硅化物合金大的多；最下面为氧化硅绝缘层；传统意义上，熔丝部分指的为第二层和第三层。 阳极接编程电压，阴极接地，即使得两极存在压差，两极电势亦不同，并且有一个稳定的较大的电流流经熔丝，6 由于硅化物合金和多晶硅的电阻率相差很大，所以电流主要集中在多晶硅合金层中，从而在器件中的该层中首先发生了电迁移，导致大量的原子运动。由于阳极接编程电压，阴极接地，器件中的电子将会向阳极移动，和静电力的共同作用下，产生一个向阳极运动的电子风暴力16，并推动原子运动。处于多晶硅层上层的硅化物层中的原子被驱使，形成空洞，造成熔丝表现为一个高电阻的现象，可以看作为断路，并且是永久性的。所以设计使用的断后电阻在最差条件下约为2000，一般情况下则远大于2000。7。 程前后晶硅熔丝的电阻 多晶硅熔丝的电阻是熔丝的一个关键的性能，其电阻的好坏直接影响着于以参考电阻大小必须设置在熔断前和熔断后阻值的中间值，这就需要熔断前后阻值相差很大。本设计中下方的菱形表示熔丝熔断前的电阻值， 值。 当阻有一定的下降，也可以看出编程前后阻值相差很大。 电阻分布的概率进行验证，对参考电阻的确定和图2.3 2.4 阻分布图 8 元电路 通常，存储器电路都会嵌入在存储器中除了采用会采用反熔丝的结构。在工艺实现中，两者都不需要附加的工艺就能完成1819，当反熔丝编程时，在多晶硅掺杂的反熔丝两端加编程电压，高电流密度在小的范围内引起很大的能量损耗，从而融化了在多晶硅和扩散电极之间的绝缘电介质20，在这两者中间形成了连接硅表面的一个很薄的永久性电阻，使反熔丝由初始的开路状态变成低电阻。相反的，122，电阻成倍增长，形成开路的状态，在未编程的熔丝部分，电阻保持较小初始值不变2324。 5。627。顾名思义，单端端且采用具有大沟道宽度的写的编程电流利于熔丝的熔断，采用小沟道宽度的读而防止熔丝在读操作时误编程。 统8。电路由多晶硅熔丝、编程晶体管和读操作晶体管组成。其中编程晶体管部分可以称为写数据部分，读操作晶体管称作读数据部分。多晶硅熔丝阳极即极部分接编程晶9 体管和读操作晶体管的漏极，编程控制信号控制单元电路的编程和读操作。由而断定此存储点的存储值。 电路工作前，多晶硅熔丝具有一个初始值，且阻值较小，若设定编程信号时晶体管数据模块不工作，切断熔丝和读数据电路的连接，此时体管程通路工作。熔丝经过较大的电流后被熔断，熔断的熔丝呈现为一个较大的电阻，相当于开路，存储节点和低电压直接连接，所以将逻辑0值写入了此存储单元。 当传统程电压信号时电路不通，存储单元的值不会受这两个电压影响，保持编程时的数值。信号体管元存储值通过过外部电路放大并读出。 由传统的930。差分对且不需要电压产生器电路。左边的电路（2和来存储编程的数据，而相反的，右边的电路（4和储电路相反的逻辑值。晶体管2和号编程操作时加电压侧通过且在信号程电路左侧部分，否则编程电路的右侧。当电路左侧被编程时，此电路存储逻辑1，当电路右侧被编程时，数据存储为0。 当需要将电路存储逻辑1时，信号号号以晶体管2、单元电路中存在了一条由晶体管信号在时较大的编程电流将当于开路。相反的，由于10 以不存在电路通路，数据读操作前，位线操作开始时，信号时晶体管时我们关心两条通路，一条为条通路为且存储节点直接与位线于当于开路，所以左侧节点存储高电平，储节点存储的为分压后的数值，势必小于左侧存储节点电压，此时两个位线存在一个电压差=电压差时读出数据为高电压。相反的，由上述工作机制，可以得出当电路存储逻辑数据0时的情况。 分对路性能参数 积，功耗，速度，编程电流和可靠性等都是设计中的指标。面积主要由电路中每个了得到面积小的电路，尽量使用较小尺寸的管子和先进的工艺。功耗主要由电源电压和电流决定，本设计电源电压采用程电压真后的功耗和编程电流也进行了相应的仿真和比较，即电源电压越高功耗越高，而电流亦受编程寸越小电流越小，功耗越低，但较小的电流又会导致速度的降低，所以功耗和速度相互制约。编程电流主要是要保证流相对越高，熔丝就越容易熔断。电路为得到高的编程电流的同时，面积势必需要11 增加。评价电路性能好坏的一个重要方面是可靠性，此单元电路的可靠性主要在于选择的熔丝电阻太大，当电流不足时，熔丝则不易熔断，若选择熔丝电阻值太小，在和外部编程管连接时，由于熔丝部分分压太小，熔丝也不容易被熔断。所以选择一个合适的熔丝尺寸显得尤为重要。 结 本章主要介绍了多晶硅熔丝的基本结构，其剖面图和工艺上的形成，接着对多晶硅电阻进行研究。从第二小节中得出，多晶硅熔丝阻值在熔断前表现为较小的数值，而当有较大的电流流过后，熔丝被熔断，阻值骤然上升，在电路中可以看作一个开路的状态。最后本章列出了别为传统的单元电路和差分对单元电路。传统的电路具有面积小的优势，而差分对的需要任何的参考电压发生器，并且可以减小一半编程后的熔丝的敏感电阻30。 12 第三章 基于 55艺的 4K 路设计 本电路用在5建了一个4对每个周边电路模块进行了分析和设计。 体架构模块 部端口介绍 为译码电路、控制电路和存储阵列电路，其中核心部分为中： 过此信号选择所需要的参考电阻。 址输入信号，通过译码电路产生内部信号终通过这些内部信号产生256位行地址信号和16位列地址信号。 片使能信号，当信号为低电平时，芯片工作。 制负载到经过一定延迟后的信号，控制电路的工作时序。 13 高电平，和制放大器电路模块的工作。 制放大器模块电路的工作，当信号为高电平时，将数据存储。 程信号电压输入端，当电路处在编程电路时，出信号端。 除了以上介绍的输入输出信号外，电路还有电源电压信号端，和一般的电路不同，此电路的电源电压为三个：我们所熟悉的电路多一个中生控制编程和读取操作信号所接的电源电压，较设计的电路中典型的了防止错误的编程信号，电压当电源电源电压压 放大器结构模块 在别是电路编程控制信号、电路读取控制信号产生模块，存储模块，放大器模块。由图可知，电路通过信号14 而使内部的十六位数据输出为两组八位数据，实现512*8的存储方式。此方式可以很好的利用芯片的面积，使电路更加优化。其中信号产生电路内置在大器结构示意图 储空间分配和控制信号时序 在此电路中，由十二位地址信号6的编程空间，或者是512*8的读取数据空间，在编程操作时，我们将十二位的地址线分成八位和四位两部分，经过编译后为256个和16个信号线，即212=28*24。在读数据操作时，我们将十二个地址位分成八位和四位，与编程操作不同的是，在其四位信号线编译后又分为二选一信号线和八条输出数据，即212=28*2*23，:0A11:8程模式下地址分布示意图 15 当需要对每一个存储空间进行选择时，由控制信号实现其操作，控制信号分别为别控制读操作和编程操作，当每个时间单位来临时， 51413121109876543210nn=:0操作模式下地址分布示意图 路工作环境 该电路设计是在不同的在工作环境如下： 特征条件：5，T 编程电压条件：源电压条件：度条件：40，5，25 工艺条件：T，F，S，F，S 在上述不同的工艺环境下对电路进行满足最差情况下的要求。 元设计 是整个电路的核心，所以16 的好坏与否直接影响着整个电路的性能。此电路总共有4096个一个单元电路存储一位数据，总共存储容量为4K。由于电路中存储单元数量较多，所以必须在维持电路的可靠性的情况下，尽可能的节省电路的面积，所以整体的电路设计采用了较先进的55统 元电路 路中1是厚氧程通路是由数据通路是由存储的数据通过路图采用要是考虑到当编程状态下，1会产生漏电流，从而产生不必要的错误。而在要是考虑面积优化，在过仿真发生击穿现象，在可靠性的基础下进一步考虑面积的因素，所以始电阻值较小，约为300欧姆，当止变很大，约为2000欧姆左右，相当于开路。 17 在本设计中，我们预先将电路中电路进行编程操作时，信号号过或非逻辑输出高电压逻辑值1，使号1晶体管截止，此时于致个电压差产生一个足够大的电流，电