超大规模集成电路答案.pdf

1. Q：PMOS 和 NMOS 晶体管有相同的 W，L 尺寸，并且他们的 Vgs，Vds也相同，该电压 使 PMOS 和 NMOS 同时处于饱和工作区，请问这两个晶体管中谁的饱和电流更高，为 什么？ A：NMOS 的饱和电流更高，和载流子有关，P 管是空穴导电，N 管电子导电，电子 的迁移率大于空穴，同样的电场下，N 管的电流大于 P 管，因此要增大 P 管的宽长比， 使之对称，这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电 放电的时间相等 2. Q：论述静态 CMOS 反相器的工作原理及其优点。 A：工作原理：输入 In 为 1 时，PMOS 截止，NMOS 导通，输出节点和接地节点之间存 在直接通路 Out 为 0，输入为 0 时，PMOS 导通，NMOS 截止，输出节点和电源之间存 在直接通路 Out 为 1。 OutIn VDD PMOS NMOS 优点： 1）输出高电平和低电平分别为 VDD 和 GND； 2）逻辑电平与器件的相对尺寸无关（无比逻辑） ，所以晶体管可采用最小尺寸，稳态时 输出和 VDD 或 GND 之间总存在一条具有有限电阻的通路； 3）CMOS 反相器输入电阻极高，稳态输入电流几乎为零； 4）CMOS 在稳态情况下电源线和地线没有直接通路，没有电流存在（忽略漏电流） ，因 此该门不消耗任何静态功耗。 3. Q：两个串联的 NMOS 晶体管 M1，M2（如下图） ，已知 M1 和 M2 的体电压，M1 的源、 漏电压，电流，及 M1 和 M2 的尺寸（W/L） ，求 M2 的阈值电压，漏电压，并指出 M2 当前处于哪一工作区（注：NMOS 晶体管零阈值电压 VT0n=0.6 V，费米电势近似 -0.3V， 体效应系数为 0.4，工艺跨导为 8.9x10-5A/V2，VDSATn=0.63V 忽略沟道调制影响） 。 A： 222 202 SBSB VVVV= ， ()0 22 TTFSBF VVV=+ ， ()2 0.60.40.620.60.94 T VV=+= ， 2222DSGSGST VVVV= ，所以 M2 可能处于夹断饱和工作区，还有可能发生速度饱和，因 此先考虑发生夹断饱和时的漏电压， () 2 22 2 n DGST k IVV= ， 222 22 DD GSTT nn IIL VVV kW k =+=+ ， 3 2 5 1 2 0.2 10 0.942.16 38.9 10 GS VV =+= ， 221 2.1624.16 DGSD VVVV=+=+= ， 由 2DDSATn VV ，确定 M2 发生速度饱和，因此 2 22 () 2 DSAT DnGSTDSAT V IkVVV = ， 2 22 2 DSATD n GST DSAT VI k VV V + =+ ， 32 5 2 0.2 100.63 3 8.9 102 0.942.44 0.63 GS VV + =+= ， 221 2.4424.44 DGSD VVVV=+=+= 4. Q：有三个反相器组成的反相器链，输入电容为 Ci=1pF，负载电容为 CL=1000pF，如果 第一个反相器 I1的尺寸为 1，传播延时 tp1为 70ps（注：=1） ， （1） 请确定其他两个反相器 I2、I3的尺寸，使反相器链的传播延时最小，并计算该 情况下的最小延时； （2） 如果第一个反相器 I1尺寸不变，并且允许在其后边增加任意数目的反相器使反 相器链的延时最小，请确定插入反相器的数目，并计算该情况下的最小延时。 A： （1）反相器链最小延时约束条件为： ,1g jg j CfC = ， 3 /1000/110 N N Li fFCC= ， 则 I2的尺寸为 21 (/ )(/ )10W Lf W L= ， I3的尺寸为 32 (/ )(/ )100W Lf W L= ， 1230 123 170 210 pppp pppp f ttttps ttttps =+= =+= （2） (1/) 5 10 0 0 0 3.6 ln/lnln1000/ln3.65 10003.98 170 10 170 1 6.36 (1/ )5 6.36(1 3.98)158 f N pp p p N pp fe f fF NFf f f ttps tps tps tNtFps + = = = = =+= += = =+= += 此时 5. Q：静态 CMOS 反相器的器件参数如下： NMOS： VTn=0.4 V， VDSATn=0.63 V， nCox=115 A/V2； PMOS： VTp=-0.4 V， VDSATp=-1 V， pCox=-30 A/V2；电源电压 VDD=2.5 V，沟道长度 Ln=Lp=0.25 m， （1） 请确定 Wp/Wn的比值，使反相器的开关阈值 VM=1.25 V（注：忽略沟长调制作 用影响） ； （2） 如果 Wn/Ln=2，Wp/Lp=3 时（注：n=0.06V-1，p=-0.1V-1） ，求反相器的开关阈值 VM和噪声容限 NMH，NML； （3） 如果两个完全相同的反相器串联，Wn=0.75 m、 Ln=0.25 m，反相器下拉时的 扩散电容 Cdp=1.5fF、Cdn=0.66fF，覆盖电容 Cgn=0.76fF、Cgp=2.28fF，连线电容 CW=0.12fF 近似计算由高到低的传播延时 tpHL。 A：(1) 6 6 () 115 100.63(1.250.40.63/ 2)2 3.7 ()30 101.0(1.250.4 1.0/ 2) 2 3.7 DSATn nDSATnMTn p DSATp n pDSATpMDDTp np p n V k VVV W L VW L k VVVV LL W W = = = (2) 6 6 (/ ) 30 103 1.0 0.62 (/ )115 102 0.63 22 1 0.4(0.63/2)0.62 (2.50.4 1/2) 1 0.62 1.05 pDSATpppDSATp nDSATnnnDSATn DSATp DSATn TnDDTp M k Vk W L V r k Vk W L V V V Vr VV V r V = + = + + = + = 6 6 ()()(1) 2 115 102 0.63 (1.050.40.63/2)(1 0.06 1.05) 52 10 DSATn DMnDSATnMTnnMn V IVk W L VVVV A =+ = + = 66 6 ()() 12 115 100.633 30 101 52 100.060.1 28 1.11.0 1.41.0 nDSATnpDSATp DMnp MDDM IHMILM HDDIHLIL k Vk V g IV VVV VVVVVV gg NMVVVNMVV + = + = + = =+= = (3) 15 6 ()() (1.50.66)(2.280.76)0.12 5.32 3 0.690.52 4 () 2 0.52 5.32 102.5 115 103 0.63 (2.50.40.63/2) 17.8 LdpdngpgnW LDDLDD pHL DSATn DSATn nDSATnDDTnn CCCCCC fF C VC V t VI k W L VVV ps =+ =+ = = = = 6. Q：考虑一条布置在第一层铝上的 10 cm 长、1 m 宽的铝线，计算该导线总的电容值 CW和电阻值 RW（注：铝导线的薄层电阻为 0.075/） ，传播延时 tp，如果分别用延时 为 tpgate1=40ns 和 tpgate2=20ns 的驱动门驱动该导线，计算使用不同驱动器时这一网络总的 传播延时。 A：Al1 导线平面电容：(0.1103m2) 30aF/m2=3pF Al1 导线边缘电容：2(0.1106m) 40aF/m=8pF Al1 导线总电容：CW=11pF Al1 导线电阻：RW=0.075/(0.1106m)/ (1m)=7.5k Al1 导线的 r 和 c 值：c=110aF/m；r=0.075/m 当使用驱动器 1 时，临界长度为： 9 1 1 18 40 10 11.3 0.380.38 0.075 110 10 pgate crit t Lcm rc = 导 线 长 度L=10cm ， L1 的翻转因子各是多少？ c) 如果 IN3:0的每一个比特位的负载电容是 5fF，OUT3:0的每一个比特位的负 IN3:0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 载电容是 4fF，电路时钟频率为 250MHz，VDD=2.5V，计算该电路的动态功耗。 Counter Reg OUT3:0 IN3:0 A： IN0：p1=0.5, p0=0.5; IN1：p1=0.4, p0=0.6; IN2：p1=0.4, p0=0.6; IN3：p1=0.2, p0=0.8; a) IN0：0.5；IN1：0.2；IN2：0.1；IN3：0.1； b) P = fCV2DD = (0.5+0.2+0.1+0.1) x 250 x (4+5) x (2.5)2 = 12.7 W 11. Q：下图是静态互补 CMOS 电路， a) 写出该电路的真值表，并指出该电路的逻辑功能； b) 如果该电路的静态反相器 a 的 PMOS 和 NMOS 的尺寸比为 2:1， 请确定该电路 的其它器件的尺寸，使节点 x 最坏情况下 L-H，H-L 的延迟与一个 PMOS 和 NMOS 的尺寸比为 2:1 的静态反相器 a 的电路延迟相同。 A： a) ABOUT 000 101 011 110 b) XOR 门 c) 12. Q：请分析下图带反馈的电路结构，其中寄存器是边沿触发的，并且 tc-q, min=2ns，tc-q, max=4ns，tsetup=1ns，thold=1ns a) 如果没有时钟偏差和抖动发生，该系统的最大工作频率是多少？ b) 该系统能够允许的最大时钟偏差是多少？ t