基于Multisim10 的数字钟的设计与仿真.doc

引言数字钟是一种以数字电路为基础，综合了模拟电路和电路基础知识设计出的一种时间数字显示装置。它具有结构简单、设计方便、稳定性强等优点，已广泛应用于个人家庭、商店、车站、码头、办公室等场所，成为人们日常生活的必需品，给人们的生活、学习、工作带来很大的方便。随着科学技术及人们生活观念的改变，数字钟的设计显示出新的发展趋势：体积更加小巧；功能更加强大，如增加了定时控制，闹铃，仿广播电台等功能；设计的外表更加的时尚、美观，适合人们的审美观点的改变。进行数字钟设计的主要目的是适应数字钟的发展趋势，对我们所学知识的一个综合应用。学会独立解决问题的方法，锻炼我们的实践能力。数字钟的设计方案有很多种，如基于单片机技术,基于multisim10软件等。论文是基于multisim10的数字钟的设计与仿真。multisim10是一种高效的设计与仿真平台，其强大的虚拟仪器库和软件仿真功能为电路的设计提供了先进的设计思路的方法。基于multisim10的数字钟的设计是对标准脉冲信号、秒计时显示、分计时显示、时计时显示、整点报时、校准电路和定时控制电路进行设计，然后将它们组合，来实现时、分、秒的显示，并通过multisim10软件的仿真功能仿真出结果。论文中还介绍了所用器件的各项功能和使用方法等。1 设计要求1数字钟的功能要求：（1）准确计时，以数字形式显示时、分、秒，时要求为24进制，分和秒的要求为60进制。（2）具有校正功能,可以分别对时及分进行单独校正,使其校正到标准时间。（3）计时过程具有报时功能。（4）定时控制功能。2设计要求：（1）画出电路原理图(或仿真电路图)。（2）元器件及参数选择。（3）电路仿真与调试。2 multisim10软件的介绍multisim10是美国国家仪器公司最新推出的multisim最新版本。multisim10用软件的方法虚拟电子与电工元器件，虚拟电子与电工仪器和仪表，multisim10是一个综合原理电路设计、电路功能测试的虚拟仿真软件。multisim10具有较为详细的电路分析功能，可以完成电路的瞬态分析和稳态分析、时域和频域分析、器件的线性和非线性分析、电路的噪声分析和失真分析、离散傅里叶分析、电路零极点分析、交直流灵敏度分析等电路分析方法，以帮助设计人员分析电路的性能。multisim10可以设计、测试和演示各种电子电路，包括电工学、模拟电路、数字电路、射频电路及微控制器和接口电路等。可以对被仿真的电路中的元器件设置各种故障，如开路、短路和不同程度的漏电等，从而观察在不同故障情况下的电路工作状况。在进行仿真的同时，软件还可以存储测试点的所有数据，列出被仿真电路的所有元器件清单，以及存储测试仪器的工作状态、显示波形和具体数据等。2.1 multisim10的元器件库二极管库包含有二极管、可控硅等多种器件，二极管库中的虚拟器件的参数是可以任意设置的，非虚拟元器件的参数是固定的，但是可以选择。晶体管库包含有晶体管、fet等多种器件，晶体管库中的虚拟器件的参数是可以任意设置的，非虚拟元器件的参数是固定的，但是可以选择。模拟集成电路库包含有多种运算放大器。ttl数字集成电路库包含多种数字电路器件。cmos数字集成电路库包含多种cmos数字集成电路系列器件。multisim10的元器件库提供数千种电路元器件供实验选用，同时也可以新建和扩充已有的元器件库，以方便在工程设计中使用。它的虚拟测试仪表种类齐全，有一般实验用的通用仪器，如万用表、函数信号发生器、双踪示波器等；而且还有一般实验室没有的，如波特图仪等。2.2 multisim10的仿真基于multisim10的设计与传统的电子电路设计与实验方法相比，具有如下特点：设计与实验可以同步进行，可以边设计边实验，修改调试方便；设计和实验用的元器件及测试仪器仪表齐全，可以完成各种类型的电路设计与实验；可方便地对电路参数进行测试和分析；可直接打印输出实验数据、测试参数、曲线；实验中不消耗实际的元器件，实验所需元器件的种类和数量不受限制，实验成本低，实验速度快，效率高；设计和实验成功的电路可以直接在产品中使用。multisim10易学易用，便于电子信息、通信工程、自动化专业学生自学、便于开展综合性的设计和实验，有利于培养综合分析能力、开发和创新的能力。3 数字钟的简介和总体框图设计3.1 数字钟的简介数字钟以其显示的直观性、走时准确、性能稳定等特点而受到人们的欢迎，广泛应用于家庭、车站、码头、剧场等场合，给人们的生活、学习、工作、娱乐带来了极大的方便。数字钟实际上是一个对标准频率(1hz)进行计数的计数电路。由于计数的起始时间不可能与标准时间(北京时间)一致,故需要在电路上加一个校正电路,同时标准的1hz时间信号必须做到准确稳定。数字钟主要由译码器显示器、校准电路、报时电路、时计数器、分计数器、秒计数器、单位脉冲产生电路和定时控制电路等组成。3.2 数字钟的总体框图设计秒信号的产生是整个系统的时基信号，它直接决定计时系统的精度，将秒脉冲信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。分计数器也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。时计数器采用24进制计时器，可实现对一天24小时的计时。译码器译码，再经过显示器显示出来。整点报时电路根据计时系统产生一个脉冲信号，然后去报时。校正电路用来对时、分进行校对调整。定时控制时显示器时译码器时计数器分显示器分译码器分计数器秒显示器秒译码器秒计数器校时电路整点报时振荡器分频器图3-1 数字钟的总体框图4 子电路的设计4.1 振荡器的选择 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。振荡器的设计方案有很多种，设计中介绍了两种设计方案，并通过比较其优缺点选择其中的一个。4.1.1 晶振组成振荡器选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。如图41所示为数字钟的晶体振荡器电路，常取晶振的频率为32768hz，因其内部有15级2分频集成电路，所以输出端正好可以输出得到1hz的标准脉冲。图4-1 晶振组成振荡器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率便于调整，它被广泛应用于计算机、遥控器等各类振荡电路中。石英晶体振荡器的具体工作原理：用反相器与石英晶体构成的振荡电路，利用两个非门形成自我反馈，使它们工作在线性状态，然后利用石英晶体来控制振荡频率，同时用电容c1来控制两个非门之间的耦合，两个非门输入和输出之间并接的电阻r1和r2作为负反馈元件，由于反馈电阻很小，可以认为非门的输出压降相等。4.1.2 555定时器组成振荡器选用555定时器与rc电路构成多谐振荡器产生f=1khz的信号。电路如图42所示图4-2 555定时器组成振荡器555集成定时器是模拟功能和数字逻辑功能相结合的一种双极型中规模集成器件。外加电阻、电容可以组成性能稳定而精确的多谐振荡器、单稳电路、施密特触发器等，应用十分广泛。555定时器原理介绍：它是由上、下两个电压比较器、三个5k电阻、一个rs触发器、一个放电三极管 t以及功率输出级组成。比较器 c1的反相输入端5接到由三个5 k电阻组成的分压网络的2/3vcc处（5也称控制电压端），同相输入端6为阀值电压输入端。比较器c2的同相输入端接到分压电阻网络的1/3vcc处，反相输入端2为触发电压输入端，用来启动电路。两个比较器的输出端控制rs触发器。rs触发器设置有复位端 4，当复位端处干低电平时，输出3为低电平。控制电压端5是比较器c1的基准电压端，通过外接元件或电压源可改变控制端的电压值，即可改变比较器c1、c2的参考电压。不用时可将它与地之间接一个o.01f的电容，以防止干扰电压引入。555的电源电压范围是518v，输出电流可达100200ma，能直接驱动小型电机、继电器和低阻抗扬声器等。555定时器的应用1.单稳态电路 当电源接通后，vcc通过电阻r向电容c充电，待电容上电压vc上升到2/3vcc时，rs触发器置0，即输出vo为低电平，同时电容c通过三极管t放电。当触发端2的外接输入信号电压vi1/3vcc时，rs触发器置1,即输出vo为高电平，同时，三极管t截止。电源vcc再次通过r向c充电，然后反复次过程。2多谐振荡器 电源接通后，vcc通过电阻r1、r2向电容c充电。当电容上电vc=2/3vcc时，阀值输入端6受到触发，比较器c1翻转，输出电压vo=0，同时放电管t导通，电容c通过r2放电；当电容上电压vc=1/3vcc，比较器c2工作，输出电压vo变为高电平。c放电终止、又重新开始充电，周而复始，形成振荡。其振荡周期与充放电的时间有关。由仿真结果我们知道：电路的振荡周期t、占空系数d，仅与外接元件r1、r2和c有关，不受电源电压变化的影响；改变r1、r2，即可改变占空系数，其值可在较大范围内调节；改变c的值，可单独改变周期而不影响占空系数。由555定时器组成的多谐振荡器多谐振荡器高电平时间：t1=0.7(r1+r2)c。低电平时间：t2=0.7r2*c1。周期：t=t1+t2=0.7（r1+2*r2）c。3施密特触发器 其回差电压为1/3vcc。若在电压控制端5外接可调电压vco（1.55v），可以改变回差电压vt,施密特触发器可方便的地把三角波转换成方波。555定时器各引线的功能：1管脚为接“地”端。2管脚为低电平触发端。3管脚为输出端。4管脚为复位端。5管脚是电压控制端。6管脚为高电平触发端。7管脚为放电端。 8管脚为电源端，外加电压范围为518v。振荡器方案的选择：方案（一）石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率便于调整，但性能不稳定，易受环境的影响。方案（二）555定时器组成的振荡器虽然产生的脉冲误差较大，但设计方便快捷，易于实现且555定时器的知识我们也比较熟悉。综上选择了方案（二）用555定时器构成振荡器。4.2 分频器电路由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是用3个中规模计数器74ls90来构成的3级1/10分频，经过分频便可得到1hz的脉冲信号，送入秒个位计数器。74ls90具有如下的基本工作方式：（1）五分频：即由fd、fc、和fb组成的异步五进制计数器工作方式。（2）十分频（8421码）：将qa与ck2联接，可构成8421码十分频电路。（3）六分频：在十分频（8421码）的基础上，将qb端接r1，qc端接r2。其计数顺序为000101，当第六个脉冲作用后，出现状态qcqbqa=110，利用qbqc=11反馈到r1和r2的方式使电路置“0”。（4）九分频：qar1、qdr2，构成原理同六分频。（5）十分频（5421码）：将五进制计数器的输出端qd接二进制计数器的脉冲输入端ck1，即可构成5421码十分频工作方式。（6）此外，构成上述五种工作方式时，s1、s2端最少应有一端接地；构成五分频和十分频时，r1、r2端亦必须有一端接地。分频电路如图4-3所示。图4-3 分频电路4.3 时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位、分个位为十进制计数器，而根据设计要求，秒十位和分十位为六进制计数器。并且每一个计数器均提供一个异步清零端（高电平有效）。数字钟需要两个60进制计数器分别作为分、秒的计数器。还需要一个24进制计数器来作为时进制的计数器。由于74ls90使用的经济性、普遍性和稳定性，采用该类型的芯片来实现计数功能。采用异步清零的十进制计数器74ls90构成60进制计数器。个位用74ls90构成十进制计数器，进位输出作为十位的计数输入信号。十位采用反馈清零的方法将十进制计数器74ls90变成六进制计数器，两级电路组成1位60进制计数器。60进制计数器=10（个位）6（十位）=00000110。24进制计数器=100（0）8421bcd（十位）（0100）8421bcd（个位）=00100100 。表4-1 74ls90的功能表r01r02r91cp1cp2qd qc qb qa功能说明1100 0 0 0异步置0110 0 0 0011 0 0 1异步置9011 0 0 10-二进计数qa输出00-五进计数qdqcqb输出0接qa8421码十进计数qdqcqbqa输出00接qd58421码十进计数qaqdqcqb输出4.3.1 六十进制计数器数字钟的“分”和“秒”计数器均为60进制的计数器，它们的个位都是十进制计数器，而十位则是六进制计数器，其计数规律为00-01-58-59-00。选用74ls90作为“分”和“秒”的个位和十位计数器。秒个位计数器单元为十进制计数器，无需进制转换，只需将qa与cp1(下降沿有效)相连即可。cp0（下降沿无效）与1hz秒信号相连，秒十位计数单元为六进制，需要进制转换，将十进制计数器转换为六进制计数器的电路连接。74ls90n是在cp信号的下降沿触发下进行计数，u2的qa和qc相与0101的下降沿，作为“分”计数器的输入信号，u2的输出0110高电平1分别送到计数器的r01、r02端清零，74ls90内部的r01、r02与非后清零而使计数器归零，完成六进制计数。由此实现了六十进制计数。图4-4 六十进制计数器4.3.2 二十四进制计数器数字钟的“时”计数器为24进制的计数器，其计数规律为00-01-22-23-00，即当数字钟运行到23时59分59秒时，在下一个秒脉冲作用下，数字钟显示00时00分00秒。同理，选用2片74ls90将其连接成24进制计数器作为“时”计数器。当“时”个位计数器输入端a（14脚）来到第10触发信号时，计数器清零，进位端qd向 “时”十位计数器输入进位信号，当来自分计数器输出的进位信号脉冲到达时，“时”十位计数器的状态“0100”，“时”个位计数器的状态为“0010”，此时“时”个位计数器的qc，和“时”十位计数器的qb输出都为“1”，相与后为“1”。把它们分别送入“时”个位和“时”十位计数器的清零端r01和r02，通过74ls90n内部的与非后清零，计数器复零，从而完成二十四进制计数。图4-5 二十四进制计数器4.4 译码驱动电路译码驱动电路将计数器输出的8421bcd码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行编译，变成相应的数字，用于驱动led区段数码显示。74ls48是bcd-7段译码器，其输出是oc门输出且高电平有效，专用于驱动led七段共阴极显示数码管。由74ls48和led七段共阴极数码管组成数码显示电路。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输出端，便可进行不同数字显示。当数字钟的计数器在cp 脉冲的作用下，就应将其状态显示成清晰的数字符号，需要将计数器的状态进行反映。图4-6 74ls48的元件表4-2 74ls48的功能表数字或功能输 入输 出lt非ibr非a3a2a1a0ib非a b c d e f g0123456789101112131415灭灯灭零试灯1 1 0 0 0 01 0 0 0 11 0 0 1 01 0 0 1 11 0 1 0 01 0 1 0 11 0 1 1 01 0 1 1 11 1 0 0 01 1 0 0 11 1 0 1 01 1 0 1 11 1 1 0 01 1 1 0 11 1 1 1 01 1 1 1 11 1 0 0 0 0 0 0 11111111111111111111 1 1 1 1 1 10 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 11 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 1 1 1 1 1 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 14.5 数码管电路数码管是数码显示器的俗称，常用的数码显示器有半导体数码管，荧光数码管和液晶显示器等，本设计所选用的是半导体数码管，它是用发光二极管（led）组成的字形来显示数字，七个条形发光二极管排列成七段组合字形，便构成了半导体数码管，半导体数码管有共阳极与共阴极之分，共阳极数码管的七个发光无极管的阳极接在一起，而阴极则是独立的。共阴极数码管与共阳极数码管相反，七个发光二极管的阴极接在一起，而阳极是独立的。当共阳极数码管的某一阴极接低电平是，相应的二极管发光，可根据字形使某几段二极管发光，所以共阳极数码管需要输出低电平有效的译码器去驱动。共阴极数码管端输出高电平有效的译码器去驱动。本次设计使用的译码器为74ls48高电平有效，所以要选择共阴极的数码管来与之搭配。图4-7 译码显示电路4.6 校正电路校正电路的开关断开时正常计时，闭合时实现校正功能。当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。校正是数字钟应具备的基本功能。一般数字钟都具有时、分、秒等校正功能。为使电路简单，这里只进行分和时的校正。对校正电路的要求是：在时校正时不影响分和秒的正常计数；在分校正时不影响秒和时的正常计数。校正方式有快校正和慢校正两种：快校正是通过开关控制，使计数器对1hz的校正脉冲计数；慢校正是用手动产生单脉冲作校正脉冲。这里采用快校时电路，电路由74ls00及电阻、电容开关等组成。其中j1为校时开关，j2为校分开关。校时脉冲采用分频器输出的1hz脉冲，当j1和j2分别为0时可进行快校时。电路的工作原理：对校时电路来说，正常计数时，开关断开，1线处为高电平，与非门u4a解锁，2线为高电平，7线处为低电平，与非门u5a解锁，则至时个位计数器的进位脉冲与分十位进位脉冲相同。校时时，开关接通，1线处为低电平，6线处为高电平，与非门u5a解锁，7线处为高电平，与非门u3a解锁，至时个位计数器的进位脉冲与校时脉冲相同，校时脉冲频率越高，校时越快，这里校时脉冲取1hz。校分电路原理相同。图4-8 校时电路4.7 报整点时数电路设计报整点时数电路的功能是：每当数字钟计时到整点时发出音响，且几点响几声。实现这一功能的电路主要由以下几部分组成。减法计数器，完成几点响几声的功能，即从小时计数器的整点开始进行减法计数，直到零为止。减法计数器选用74ls191，各控制端的作用如下: 为置数端。当=0时将小时计数器的输出经数据输入端d0d1d2d3的数据置入。为溢出负脉冲输出端。当减计数到“0”时，输出一个负脉冲。为加/减控制器，当1时为减法计数器。cpa为减法计数脉冲，兼作音响电路的控制脉冲。将小时计数器的输出端qa、qb、qc、qd接到减法计数器的4个输入端d3、d2、d1、d0。逻辑控制电路，控制减法计数器的清“0”与置数。控制报时电路的输入信号。逻辑控制电路由d触发器74ls74与多级与非门组成。工作原理，使74ls191的置数端，即将此时对应的小时计数器输出的整点时数置入74ls191。封锁1khz的音频信号，使音响电路无输入脉冲。当分十位计数器的进位脉冲的下降沿来到时，经g1反相，小时计数器加1。新的小时数置入74ls191。cp0=1时报时电路发出1khz声音，cp0=0时停响。如果出现某些整点数不准确，其主要原因是逻辑控制电路中的与非门延时时间不够，产生了竞争冒险现象，可以适当增加与非门的级数或接入小电容进行滤波。接通电源后按触发开关s，使d触发器清“0”，即q1=0。cp=1，使d触发器翻转复“0”，74ls191又回到置数状态，直到下一个脉冲的下降沿来到。电路如图4-7所示。图4-9 报整点时数电路4.8 定时控制电路定时控制电路要求数字钟在设定的时刻驱动电路实行“闹时”，要求时间准确即信号的开始时间与持续时间必须满足规定的要求。例如要求上午8点59分发出闹时信号，持续时间为1分钟。8点59分对应数字钟的时十位计数器的状态为（qdqcqbqa）h2=0000，时个位计数器的状态为（qdqcqbqa）h1=1000，分十位计数器的状态为（qdqcqbqa）m2=0101，分个位计数器的状态为（qdqcqbqa）m1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在8点59分响，持续1分钟（即9点时）停响。所以闹时控制信号z的表达式为： z=（qcqbqa）h1（qcqa）m2（qdqa）m1m（式中m是时个位计数器向十位计数器的进位）。由图4-8可见上午8点59分时，晶体管导通，则扬声器发出500hz的声音。9点后晶体管因输入端为“0”而截止，电路停闹。图4-10 控制电路 5 仿真调试 以multisim10软件为工具，对各电路进行设计。振荡器的仿真，用555定时器设计出电路图，然后用万用表仿真，过程中改变各项参数，调出标准的脉冲信号。计数器的设计，若一种思路行不通，通过逐渐改变元器件参数，或更改元器件型号，使设计符合要求，最终确定出元器件参数，并可对更改的电路立即进行仿真分析。然后经过译码显示时间。各分电路仿真成功后，对整体封装电路进行仿真，使数字钟正常显示时间，且具有各功能。multisim10软件有时会出问题，在理论上可行的电路在调试中未必能显示出来，这就需要耐心、仔细地分析和解决问题，不断地尝试才能得出正确的答案。下面是几个仿真效果图。5-1 时钟结果仿真5-2 标准脉冲信号仿真图结论毕业设计结束是我们在校学习的最后阶段，也是对知识和能力深化和升华的过程。通过设计，可以对所学知识结构进行重新整合，将所学知识与工程实践问题相结合。培养了我们分析问题和解决问题的能力。强化了创新意识，为将来激烈的竞争打下了基础。同时也培养了严肃认真的科学态度，优良的思维模式，和严谨求实的工作作风。树立了正确的设计思想，并掌握了现代设计方法。此次设计用到了我以前学过的数电、模电等多方面知识，是对我们所学知识的一个总结。数字钟的设计涉及到模拟电子与数字电子技术。其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。数字钟是典型的时序逻辑电路，包含了计数器，二进制数，六进制数，六十进制，二十四进制，十进制数的概念。数字钟的设计与制作可以进一步加深对数字电路的了解，通过本次电子电路的设计，为数字电路的制作提供思路。此次设计使我学到了很多东西，最重要的是去做好一个事情的心态，在拿到题目时觉得困难，但是只要充满信心，一步一个脚印去实现它，就肯定会完成的。通过这次对数字钟的设计，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，使我的能力得到了提高。刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的作用。但还是有不尽人意的地方。希望老师给予建议、指导，我将虚心接受，不胜感激。今后将更加努力学习专业知识，为自己的成长增加砝码，将来能更好的服务社会。谢辞在老师和同学指导和帮助下，完成了毕业设计。首先要感谢毕业设计指导老师李林鹏老师。毕业设计的完成离不开老师的悉心指导和耐心的讲解，从选题到毕业设计的制作，再到毕业论文的写作无一不渗透了老师的心血。在老师身上学到了很多的专业知识，同时在论文的修改过程中老师精湛的文字排版技术也让