数码管led显示器控制电路.ppt

专题二. 经典模块设计 LED数码管显示控制 电路设计 数码管显示原理 n数码管的组成：LED数码管是 由发光二极管构成的，常用的 有8段。 数码管的分类：有共阴和共阳 极两种。多个LED的阴极连在 一起的为共阴极数码管，阳极 连在一起的为共阳极数码管。 共阴极数码管的公共端接地， 阳极（a到h）接高电平，数码 管点亮。 共阳极数码管的公共端接电源 ，阴极（a到h）接低，数码管 点亮。 数码管的段码和位码 n数码管的位码就是提供给公共端的电平。位码的 作用是控制数码管的亮灭。 n数码管的段码就是提供给a,b,c,d,e,f,g,h的电平。 段码的作用是控制数码管显示什么字符。 n单个数码管需要9个端口来控制。 位码 段码 举例：位码和段码 例1：显示字符“1”。（共阴极数码管） n位码应该接低电平。 n段码按照hgfedcba的顺序， 应该为“00000110”。 例2：显示字符“A”。（共阳极数码管） n位码应该接高电平。 n段码按照hgfedcba的顺序， 应该为“10001000”。 LED数码管显示控制电路 n静态显示方式 n动态显示方式 （1）LED静态显示控制电路 n静态显示方式将每一个数码管的段码端ah 连接到CPLD/FPGA的IO端口上，公共端接 地（对于共阴极LED）。每个数码管需要8 个IO口线，N个数码管共需要N8条IO口线 。 n当CPLD/FPGA有相当多的IO端口资源，并 且显示的位数较少时（通常为12位），可 以直接使用静态显示的方式。 n数码管静态显示方式的优点是连线简单， 软件编程简单。 n缺点是需要耗费大量的IO端口资源。 8N 静态显示 的方式 CPLD/FPGA驱动LED静态显示译码 程序 nLibrary ieee; nUse ieee.std_logic_1164.all; nUse ieee.std_logic_unsigned.all; nUse ieee.std_logic_arith.all; nEntity display is -共阴极数码管段码译码 n port( n data: IN std_logic_vector(3 downto 0); n seg: OUT std_logic_vector(6 downto 0) -gfedcba n ); nEnd display; narchitecture a of display is nbegin n process(data) n begin n case data is -gfedcba n when “0000“ = seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg scan scan scan scan scan scan scan scan scan seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg seg scan scan scan seg seg seg seg seg seg seg seg seg seg seg = “0000000“