微机原理及接口技术课件-CH.ppt

第第6 6章章 输入输入/ /输出接口输出接口 输入输出接口基础 接口的功能与结构 端口编址 接口地址译码方式 接口信息传输方式 程序控制（无条件、条件）、中断、DMA、通道 四. 接口设计 并行接口设计： 无握手（无条件）、带握手信号、可编程并行接口 2.串行接口设计 同步、异步 关键：设置接口电路 计算机与直接相联的外围设备进行数据交换的过程 通常称为输入/输出(In/Out)，而与远方设备进行数据交换 的过程习惯上称为数据通信(data communication)。 3/81 1CPU与外设两者的信号不兼容，在信号类型、功能定义、逻辑定义和时序 关系上都不一致。如：信号类型有机械的、物理的、电信号等，信号形式 有脉冲、模拟量或数字量等； 2两者的工作速度不匹配，CPU速度高，外设速度低 ； 3若不通过接口，而由CPU直接对外设的操作实施控制，就会使CPU处于穷 于应付与外设打交道之中，大大降低CPU的效率； 4数据传输方式不同，有并行、串行之分。 5它们不能与CPU直接相连,必须经过中间电路再与系统相连,这部分电路被 称为I/O接口电路。 接口结构与功能接口结构与功能 1接口主要功能 数据缓冲 信号转换 联络控制 1接口硬件结构 存储器接口、外设接口 1接口技术组成 2 硬件：地址译码、读写控制、总线（数据）缓冲 3 软件：驱动程序（初始化、传送控制、结束控制等） CPU与外设 都是面向接口而非直接联络！ 端口和接口的区别？ 端口（PORT） 一定要理解 1I/O接口通常设置有若干个寄存器，用来暂存CPU和外 设之间传输的数据、状态和控制信息。 2一般有三类寄存器，分别是数据寄存器、状态寄存器、 控制寄存器。 3 3 接口内的寄存器通常被称为接口内的寄存器通常被称为端口端口。根据寄存器内暂存信 息的类型，分别称为数据端口、控制端口和状态端口。 4每个端口有一个独立的地址独立的地址，CPU可以用端口地址代码 来区别各个不同的端口，并对它们分别进行读/写操作。 端口和接口的区别？ 一定要理解 接口（Interface） 1、若干个端口加上相应的控 制逻辑电路构成了接口 2、一个接口包含多个端口， 端口是接口的一部分 3、对接口的访问实质是对寄 存器（端口）的访问 接口举例-USB通用接口芯片 -支持USB设备的控制传输、批量传输、中断传输。 -内置控制传输的协议处理器，简化常用的控制传输。 -通过U盘文件级子程序库实现单片机读写USB 存储设备中的文件。 -并行接口包含8位数据总线，4线控制:读选通、写选通、片选、中断输出。 - 接口举例 接口举例 接口分类 并行接口：一次传输多个数据位 串行接口：一次只有一位数据 传输方式 同步接口：总线相连，同步传输 异步接口：无共同的基准时钟 时序控制方式 程序查询方式：程序的执行实现 程序中断方式：传输时由中断请求信号触发 存储器直接存取访问方式（DMA） 通道控制器，I/O处理机 传输控制方式 外围接口：与外设无关，是系统的一部分 外设接口：用于连接外设的接口 工作对象 端口编址端口编址 为了区分接口电路的各个寄存器，系统为它 们各自分配了一个地址，称为I/O端口地址，以 便对它们进行寻址并与存储器地址相区别 I/O端口有两种编址方式： 存储器映像方式、 I/O独立编址方式 端口编址方式端口编址方式1 1：独立编址：独立编址 （如（如IntelIntel的系列芯片）的系列芯片） 存储 单元 地址 0000H 0001H F0FFH F100H F101H FFFFH 0000H 0001H FF00H I/O 端口 地址 FFFFH 特点：系统视端口和存储单元为不同的对象。 优点：系统中存储单元和I/O端口的数量可达到最大。 缺点：需专门信号来指示系统地址线上出现的是存储单元地址还 是端口地址；专用的端口操作指令比较单一； 独立端口编址总线结构 端口编址方式端口编址方式2 2：存储器映像编址：存储器映像编址 （如（如FreescaleFreescale的系列芯片）的系列芯片） 特点：将端口看作存储单元 ，仅以地址范围的不同来区分两 者。 优点：对端口的操作和对存 储单元的操作完全一样，因此系 统简单，并且对端口操作的指令 种类较多。 缺点：CPU对存储单元和I/O 端口的实际寻址空间都小于其最 大寻址空间。 统一编址总线结构 I/OI/O接口地址译码方法接口地址译码方法 n地址译码的方法灵活多样 n低位地址线直接接到I/O接口芯片的地址引脚，进 行I/O接口芯片的片内端口寻址 n高位地址线与CPU的控制信号进行组合，经译码 电路产生I/O接口芯片的片选信号CS，实现系统中 的接口芯片寻址 接口地址译码的设计 接口芯片的片选信号的生成仍然可以采用存储器的译码 方式，即线译码、部分译码和全译码三种方式： 每组芯片使用一根地址线作片选 只有部分高位地址线参与译码形成片选信号 全部高位地址线都参与译码形成片选信号 地址信号不完全 确定，所以存在地 址重叠问题，浪费 寻址空间，并可能 导致误操作 u 线译码 u 部分译码 u 全译码 课本P184 例6.1 练习:分析图中74LS138输出端的译码地址范围 74LS138 3-8译码器 A Y0 B Y1 C Y2 G1 Y3 Y4 G2A Y5 Y6 G2B Y7 0 0 0 1 0 a=123; b=456; sum=a+b; 打印机中断服务程序打印机中断服务程序 产生一个打印机中断 中 断 系 统 计算机中断系统： 计算机中实现中断功能的软、硬件的总称， 一般包括CPU内部配置的中断机构、外设接口中 设计的中断控制器及各类中断服务子程序。 中断的相关概念 u中断源：引起中断的原因，或能够发出中断请求信 号的外设 可屏蔽中断 (INTR) 不可屏蔽中断 (NMI) 外部中断 （硬件中断） 内部中断 （软件中断） （执行指令所引起的） 中断的相关概念 中断类型码：中断类型码：处理器对各类中断的中断源进行的统一处理器对各类中断的中断源进行的统一 编号编号N N。 中断系统相关概念 中断向量： 中断向量即中 断服务子程序的入 口地址，也就是中 断服务子程序的第 一条指令在存储器 中的存放地址。 内 存 MOV R1, #0x60 MOV R2, #0x10 ADD R0, R1,R2 0053H 打印机子程序 0FFFH 中断向量表 0000H 键盘子程序 中断向量 10E2H 中断向量 中断系统相关概念 中断优先级：在系统中多个中断源可能同时提出中断 请求时，需要按中断的轻重缓急给每个中断源指定一个 优先级别，这就是中断优先级。 CPU按照中断优先权的高低顺序，依次响应。 同级优先级问题 断点:是指CPU执行的现行程序被中断时的下一条指令的 地址,又称断点地址。 中断现场:是指CPU转去执行中断服务程序前的运 行状态，包括CPU内部各寄存器、断点地址等。 中断嵌套：若有更高级别的新中断源发出请求， 且新中断源满足响应条件，则CPU中止当前的中断服 务程序，转而响应高级中断。这种多级（重）中断的 处理方式称为“嵌套”。 中 断 系 统 CPU执行流程 中断服务程序1 非预料事件1 中断服务程序2 非预料事件2新到来的中断应比原中断的优先级高； 中断嵌套必须具备的几个条件 正处于响应状态的中断服务程序中，应开放总中断 （IF位置1） 新中断应具有比原中断有高的优先级；同级或低级 均不能嵌套 为保护各级中断服务程序的数据不被破坏，所有服 务程序中均应有保护现场、恢复现场的指令 每个中断服务程序末尾必须有IRET指令以示结束， 从而返回被中断的程序地址处 中断屏蔽：在某些情况下，CPU可能不对中 断请求信号作出响应或处理，这就是中断屏蔽。 中断屏蔽标志 系统在处理优先级别较高的中断请求时，不会理睬后来 的级别较低的中断请求 。 中断处理过程 中断检测 CPU内部硬件自动完成 中断判优 是否已有中断，哪个优先级更高 中断响应 CPU内部硬件自动完成 中断处理服务 中断服务是根据用户自行编制的指令顺序完成各项操作的。 中断返回 中断的全过程中断的全过程 结束当前指令 内部中断？ NMI中断？ N Y INTR中断？ TF=1？ N Y IF=1？ Y 从总线上取中断类型号 N N 执行下一条指令 保护现场：FLAG压栈 IF=0，TF=0 保护断点：PC压栈 根据中断类型号获取中断 向量，进入中断处理过程 恢复断点：PC出栈 恢复现场：FLAG出栈 中断响应过程 中断返回过程 Y N 中断响应周期时序 CPU从引脚 INTA 发中断响应信号， 接口芯片接收此信号，把中断类型号准备好； CPU再从引脚 INTA 发中断响应信号， 接口芯片接此信号后，将中断类型号送至数据总线上； CPU从数据总线获取中断类型号。 类型码N INTA CLK AD7AD0 T1T2T3T4 第 一 个 中断响应周期 T1T2T3T4 第 二 个 中断响应周期 中断如何判优？中断如何判优？ 中断优先级的判决 一个系统中可能有很多外设，而CPU可能只有有限的中断 请求引脚。在可能有多个外设同时发出中断请求信号的系统中， 应该设置外设的优先级判断机制。 1.软件查询 2.硬件排队 3.可编程中断管理芯片 简单易修改，先查询的优先级别就高。但占用CPU时间， 且中断源较多时响应慢。 中断响应速度快，CPU利用率高；但成本高，且硬件一旦确 定后中断源的优先级别不可更改。 （如中断优先权编码电路和菊花链式排队电路） 结合了软件判优和硬件判优的特点。 （如Intel8259） 中断的软件判优法 至CPU的 INTR引脚 + 中断请求寄存器 （外设可改变其内容） 12345678 可由程序设置的中 断允许寄存器 12345678 设备优先级由软件查询流程确定 。 试画出工作流程(P193)； 接口 电路 部分 中断优先权编码电路 8-3 优先 编码 器 A2 A1 A0 B2 B1 B0 比 较 器 AB 1 2 中断请求信号 + 至CPU的 INTR引脚 优先权失效信号 （CPU没有处理中断时，置位） + 优先 权寄 存器 CPU 1 2 3 4 5 6 7 8 可由程序设置的 中断允许寄存器 由外设改变的 中断请求寄存器 1 2 3 4 5 6 7 8 设备优先级由编码器连接方式确定。 1中断、1中断后2中断、2中断后1中断 ，1和2同时中断 设备优先级由链式 电路连接顺序确定。 菊花链式排队电路 B1 B2 H1 H2 G1 G2 CPU的中断响 应信号INTA 到设备1的中断 响应信号输出 到设备2的中断 响应信号输出 到设备7的中断 响应信号输出 到设备8的中断 响应信号输出 1 2 3 4 5 6 7 8 可由程序设置的 中断允许寄存器 由外设设置的 中断请求寄存器 至CPU的INTR引脚 + 1 2 3 4 5 6 7 8 A1 A2 接口的中断方式电路接口的中断方式电路 （同（同P195P195图图6-226-22 ） 程序中断与子程序调用的区别 子程序的执行是程序员事先安排好的（由调用子程序的 指令转入）；中断服务子程序的执行一般由随机的中断 事件引发。 子程序的执行受到主程序或上层子程序的控制；中断服 务子程序一般与被中断的现行程序无关。 不存在同时调用多个子程序的情况，因此子程序不需要 进行优先级排队；而不同中断源则可能同时向CPU提出 服务请求。 微处理器中的中断设置其 实和人类活动相似，微处理 器毕竟是一门人造科学。 直接存储储器访问访问 （DMA）方式 程序查询传送方式的特点 电路简单 不能实时响应 适用于简单的无实时性要求的场合 需要CPU参与 程序中断传送方式的特点 实时响应，需要中断控制电路 适用于传输数据量较少，而要求实时性较高的场合 需要CPU参与 DMA方式 解决一次性传输大量数据 一般用于存储器与I/O之间，CPU不参与传输而运行其他程序 DMA DMA 控制方式控制方式 内存与外设间有大量数据交换时，采用中断方 式，每传送一次数据，就必须经历中断处理的 全部步骤，而且一般需要借助CPU内部的寄存 器作为中介 DMA方式：不用CPU的寄存器作传数中介, 完 成存储器和外设间的直接传数，CPU必须将系 统总线的控制权让给DMA控制器（DMAC） DMA DMA 控制方式控制方式 DMA特点：数据不通过CPU，而由DMAC直接完成存储单 元或IO端口之间的数据传送。 程序/中断控制方式： 以CPU为控制中心。 DMA控制方式： DMAC管理大部分的I/O事物，完成传送后DMAC主动通 知CPU。 DMA方式原理方框图 CPU DMA 控制器 存储器 IO外设 请求 响应 HLDA HOLD DB AB&CB PC机中的DMA 数据缓缓 冲器 地址缓缓 冲器 数据总线总线地址总线总线 时时序控 制逻辑逻辑 IOR MEMR MEMW 片选选 IOW CLK 计计数指示 总线请总线请 求 复位 总线总线 仲 裁逻辑逻辑 DMA控 制逻辑逻辑 地址寄 存器 计计数寄 存器 状态态寄 存器 总线总线 响应应DMA请请 求 DMA响 应应 DMA控制器结构 外设设申请请 DMA操作 总线总线 响应应 DMA DMAC初始化DMAC传输传输 DMAC具备的功能 向CPU发出总线请求信号HOLD。 当CPU允许出让总线控制权时，能够接收CPU发出的 总线应答信号HLDA，并接管总线进入DMA方式。 具有寻址功能，对存储器及I/O寻址并修改地址指针 。 具有控制逻辑，能发出读/写控制信号。 决定传输的字节数，并判断DMA是否结束。 发出DMA结束信号，交出总线权，使CPU恢复正常工 作状态 存储储器CPUDMACI/O 地址总线总线 AB 总线请总线请 求 总线总线 响 应应 DMA请请 求 DMA响 应应 数据总线总线 DB 控制总线总线 CB DMA传送过程 I/O DMA请请 求 DMAC 总线请总线请 求 CPU 总线总线 响 应应 DMA响 应应 n可在I/O设备设备 和存储储器之间间直接传传送数据。 n传传送时时，源和目的均直接由硬件指定。 n传输传输 的数据块长块长 度需要指定，计计数由硬件自动进动进 行。 n在一批数据传输传输 完成后，一般通过过中断方式通知CPU进进行后续处续处 理。 nCPU和I/O设备设备 能在一定程度上并行工作，效率高。 n一般用于高速批量数据的传输传输 通道方式通道方式 I/O处理机：采用专用计算机（通道Channel、外 围处理机PPU）来负责I/O工作。 智能终端、智能外设 无握手并行接口 （对应无条件程序控制方式） 端口 译码器 WR RD AB DB u 外设数据变化缓慢，始终处于就绪状态,如开关或LED u 接口结构简单（通常只需要数据端口），适用面较窄 数据输入 缓冲器端口 数据输出 锁存器端口 开关组 LED组 实例键盘接口 一、线性键盘：按键并联方式与接口连接 1. 每一个按键需要占用I/O接口的一根口线 2. 由程序处理按键的操作情况 二、矩阵键盘：按键按照行、列方式排列 1. 比线性键盘节约I/O口线 2. 非编码键盘：CPU处理按键的操作，降低了CPU效率 3. 编码键盘 ：专用的单片机处理按键操作，缓减了CPU 的负担 矩阵键盘结构 8 8 位位 并行并行 输入输入 端口端口 8 8 位位 并行并行 输出输出 端口端口 +5V 10k 10k 10k 10k 第0行 第1行 第2行 第7行 第0列 第1列 第2列 第3列 第7列 采用行扫描法和行反转法识别按键 第一步：判断是否有键按下 1. 令输出端口的各位都为低电平，即各列都为0 2. 读取输入端口数据，如果输入不等于FFH，则有键被按下 第二步：确定按键号 1.确定按键的列数：令输出端口的某一列为低电平，其它列为高 电平；读取该列对应的输入端口值，看是否有行线处于低电平 2.确定按键的行数：低电平0对应的那一位（采用右移一位的方 式找到该位）。 行扫描法（行扫描法（P199P199） 采用行反转法的采用行反转法的8888矩阵键盘矩阵键盘（课本没有（课本没有 ） 8 位 并 口 B +5V 10k 10k 10k 10k 1. A口输出全0（“00H”）。 2. B口读入数据，若为全1（ “0FFH”）则表明无键按下，退 出；否则B口读入值包含按键所 在列信息（如“0FEH”表示按键 在第0列） 。 3. B口输出步骤2中读入的数据 （如“0FEH”）。 4.A口读入数据，即可判断按键 所在行信息（如“0FBH”表示按 键在第2行）。 5.根据步骤2及4中读入的信息 即可知道按键编码。 8 位 并 口 A 键盘接口实例 ARM也可通过GPIO口与键盘相连 AT89C52 数码显示接口 共阴结构：输入 控制端为高电平时， 对应的LED亮； 共阳结构：输入 控制端为低电平时， 对应的LED亮； 多位数码管组 成的数码显示屏 可以有动态和静 态两种显示方式 。 68数码显示屏静态显示接口 各位（每位8段）输 入控制端分别与接 口电路的输出端相 连，占用I/O口线多 ； 各段（LED数码管 ）恒定地导通或截 止； 6868数码显示屏动态显示接口数码显示屏动态显示接口 带锁存 功能的 并行输 出端口 D0D7 D7 D6 D5 D4 D3 D2 D1 D0 D5 D4 D3 D2 D1 D0 位0位1位2位3位4 位5 D0D5 段选有效 位选有效 带锁存 功能的 并行输 出端口 两种显示方式的比较 一、静态显示：显示位数少时使用 各位（每位8段）输入控制端分别与接口电路的输出端相 连，占用I/O端口资源多； 各段（LED）恒定地导通或截止； 二、动态显示：显示位数多时使用 各位共享输入控制端，占用I/O端口资源少； 需同时进行位选（选中被点亮的位）和段选（输入控制端 确定各LED的发光情况） 各位轮流显示一遍的总时间不能过长（不大于20ms）； 带握手的并行接口带握手的并行接口( (同本章条件查询方式同本章条件查询方式) ) 输 入 设 备 数据端口读选通 状态端口读选通 输入选通 输入数据 R Q D 5V DB（数据、状态） READY (1bit) 数据锁存器 （输出端口） 状态缓冲器 (输入端口) 输 出 设 备 输出选通 R Q D5V DB（数据、状态） BUSY(1bit ) ACK 状态端口读选通 数据端口写选通 接口避免了对端 口的“盲读”、“盲写” ，数据传送的可靠 性高，且硬件接口 相对简单。 外设应具有必要的 联络（握手）信号如 READY、ACK等； 缺点是CPU工作效 率低，I/O响应速度 慢；在有多个外设的 系统中，CPU的查询 顺序由外设的优先级 确定，实时性差。 例：打印机并行接口 带A/D、D/A接口的数字系统 放 大 器 传 感 器 采样/ 保持 器 A/D 计 算 机 系 统 控 制 对 象 执 行 部 件 多路 模拟 开关 I O 接 口 I O 接 口 D/A 放 大 器 A/D功能: 将模拟电压 成正比地转换成数字量 A/D UI输入模拟电压 D7D0输出数字量 0 1V 1/8 2/8 3/8 4/8 5/8 6/8 7/8 0 1 2 3 4 5 6 7 000 001 010 011 100 101 110 111 分辨率 ADCADC的主要性能指标的主要性能指标 用于表示ADC对微小信号的分辨能力（数字量变化一个 最小量时模拟信号的变化量）。 其中，n为转换器的位数，VFS为输入电压的满刻度值； 由于分辨率与位数n有直接关系，通常也用位数n来表示ADC 的分辨率。 则分辨率为：5V / 24 =5V/16 =0.3125V 则分辨率为: 5V / 28 = 5V/256 =0.0195V 若数字量为4bit，满量程为5V 若数字量为8bit： 量化误差 速度（转换时间） 其它 完成一次A/D转换所需要的时间，即从它接到转换命令 起直到输出端得到稳定的数字量输出所需要的时间。 由于AD的有限分辨率而引起的误差。 量程（输入电压范围）、输出电平、编码方式、功率、温度等。 START 逐次比较； 8路输入；8位输出（分辨率）；时钟640kHz时转换时间100s ； ADC 0809的内部结构及基本功能 八位三 态输出 锁存 通道地 址锁存 与译码 控制 八路 模拟 通道 选择 开关 比较 器 逐次逼 近寄存 器SAR D/A IN0 IN1 IN7 AADA AADB AADC ALE REF+REF- EOC OE D07 AADA AADB OE 八路 八位 逐次逼 近寄存 器SAR START 输出允许(允许从锁存器中读取数据) 转换结束信号（高电平有效） 例：AD接口典型的AD转换芯片ADC0809 美国国家半导体公司8路模 数转换电路芯片，采用逐次 逼近AD转换原理 9 地址译 码器 +5V D7 D 0 IOR A0 A 9 IOW IRQX D7 D 0 VCC REF+ IN0 CLOCK OE ADC0809 START ADDA ADDB ADDC ALE REF- GND EOC 1. 8路轮流采样； 2.ALE、START、 OE信号 3. EOC作为状态 输入，供CPU 查询使用； 1. 只有1路采样； 2.ALE、START、 OE与地址译码有关 ； 3. EOC为中断请 求信号，CPU 在中断服务程序 中读结果数据； CPU CPU 可编程接口电路 课本P205 图6-34 D Q CLK QMUX P0.n 读锁存器 内部总线 写锁存器 读引脚 地址/数据 控制 VCC T1 T2 P0口 引脚 MCS-51系列单片机 可编程接口芯片8255 8255是一种通用的可编程并行IO接口芯 片,它是为Intel系列微处理器设计的配套电路 ，也可用于其它嵌入式系统设计中。 例如：交通信号灯控制、生产线在线监控系统、高速并 行数据采集系统、电机控制系统等 初始化时用户只需确定端口地址及控制字，并通过送出控制字确 定8255A各端口的工作方式； 数据传送过程中，用户通过读/写端口A、B、C实现数据收/发。 注意C口的位操作方式可以通过写控制字来实现。 可编程通用并行接口芯片Intel8255 最简单的并行接口可由一些锁存器和（或）总线缓冲 器/驱动器组成，只能完成CPU与外设的无条件数据传送 而8255可完成无条件和查询式、中断控制式数据传送 ，其具体的工作方式由用户程序确定。 8255的内部结构及基本功能 8255的外接特性及端口地址 8255的三种工作方式 8255的程控技术 8255的内部结 构及基本功能 读/写 逻辑控 制 A 组 控 制 B 组 控 制 A 8bit PA7PA0 C上 半部 4bit C下 半部 4bit PC7PC4 PC3PC0 B 8bit PB7PB0 CPU接口内部逻辑外设接口 三个独立的8位数据端口； C口的其它用法： 用作两个独立的4位数据端口； 用作状态或控制口，按位置位或 复位； 为A、B口提供所需的各种联络 信号； 具有三种工作方式； 数据 总线 缓冲 器 D7D0 RESET RD WR CS A0 A1 8255的外部特性及端口地址的确定 PA0 PA1 PA2 PA3 PA4 PA5 PA6 PA7 PB0 PB1 PB2 PB3 PB4 PB5 PB6 PB7 PC0 PC1 PC2 PC3 PC4 PC5 PC6 PC7 D0 D1 D2 D3 D4 D5 D6 D7 34 4 33 3 32 2 31 1 30 40 29 39 28 38 27 37 18 19 9 20 8 21 6 22 5 23 36 24 35 25 14 15 16 17 13 26 12 7 11 10 8 2 5 5 A 面 向 C P U 面 向 外 设 操 作CSA0A1 00 01 10 11 读读/写端口A 读读/写端口B 读读/写端口C 写控制寄存器 总线总线 高阻态态1 XX 0 0 0 0 A0 A1 /CS /RD /WR RST VCC GND 8255 的工作方式控制字 1 D7D6D5D4D3D2D1D0 0 输出 1 输入PC3PC0 B口 0 输出 1 输入 0 方式0 1 方式1 B口工作方式 PC7PC4 0 输出 1 输入 A口 0 输出 1 输入 特征位，D7=1表示是方式控制字 A口工作方式 00 方式0 01 方式1 1x 方式2 0 D7D6D5D4D3D2D1D0 0 复位 1 置位 设置内容 特征位，D7=0 表示是C口按位 置位/复位控制字 无意义 选择操作位 8255的C口置/复位控制字 D3 D2 D1C端口位 0 0 0PC0 0 0 1PC1 0 1 0PC2 0 1 1PC3 1 0 0PC4 1 0 1PC5 1 1 0PC6 1 1 1PC7 D7D6D5D4D3D2D1D0 控制 字 例：某8255A占用端口地址范围0F00F3H 1) 确定各端口地址。 2) 编程设置8255A:A口方式0输入，B口方式0输出PC7PC4 输出，PC3PC0输入 结论： A口地址0F0H，B口地 址0F1H，C口地址0F2H， 控制口地址为 0F3 H； 控制字1001 0001B，即91H MOV AL,91H OUT 0F3H, AL 解： A7 A6 A5 A4 A3 A2 A1 A0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 1 1 1 0 0 1 0 1 1 1 1 0 0 1 1 A1 A0 CS 地址 0F0H 0F1H 0F2H 0F3H 0 0 0 1 1 0 1 1 1 特征位 0 0 A口 方式 0 1 A口 输入 0 PC7PC4 输出 0 B口 方式 0 0 B口 输出 1 PC3PC0 输入 数据传输特点： 1.最多可提供三个8位端口或两个8位端口两个4位端口 2.所有端口均为单向传输（即只能做输入或输出） 3.可实现无条件或自定义联络信号（C口）的查询传送 C P U 8255 打印机并行接口 PA07 PC7 PC2 地 D07 STB BUSY 地 DB 8255的工作方式0基本输入或输出 两个控制字的值是多少？ 用用82558255实现矩阵扫描键盘和动态数码显示屏的控制。实现矩阵扫描键盘和动态数码显示屏的控制。 OUT IN OUT OUT 8 8 2 2 5 5 5 5 8255的工作方式1选通的输入或输出 PA7PA0 PC4 PC5 PC3 INTEA PC4 与门 IBFA STBA INTRA RD D7D0 A口方式1输入时 相应的联络信号 B口方式1输入时 相应的联络信号 IBFB STBB INTRB PB7PB0 PC2 PC1 PC0 INTEB PC2 与门 RD D7D0 一、输入接口信号的定义与时序 PB7PB0 PA7PA0 STB IBF INTR RD 外设送来数据外设送来数据 当当INTE=1INTE=1时时 中断服务程序中CPU从A口或B口读取外设输入的数据 A口方式1输出时相 应的联络信号 B口方式1输出时相 应的联络信号 PA7PA0 PC7 PC6 PC3 INTEA 与门 ACKA OBFA INTRAWR D7D0 PB7PB0 PC1 PC2 PC0 INTEB 与门 ACKB OBFB INTRB WR D7D0 二、输出接口信号的定义与时序 8255A通知外 设读取数据 送往外设的数据写入相应端口 WR OBF INTR ACK 当INTE=1时 PB7PB0 PA7PA0 中断服务程序中CPU向A口或B口写入输出给外设的数据 数据传输特点: 1.最多可提供两个8位端口 2.所有端口均为单向