微机系统与接口教学资料 第6章 io接口技术基础（概述）.ppt

1 第六章 I/O接口技术基础 陆尧胜 杨仁桓 主讲 暨南大学信息科学技术学院电子工程系 微机系统与接口 2 第6章 I/O接口技术基础 n接口技术概述 n可编程并行接口 n可编程定时器/计数 器 n串行通讯接口 nA/D、D/A接口 3 智能系统结构框图 输入放 大通道 PC 输入、输出 控制及 信号处理 D/A 转换部分 A/D 采样部分 输入 电极 输出 电极 输出 刺激器 输入控制 输出控制 4 生物反馈治疗系统 5 输入/输出接口（I/O接口） n什么是I/O接口？ 把外设连接到总线上的一组逻辑电路的总称。实现外 设与主机之间的信息交换。 nI/O接口要解决的问题 n速度匹配 n信号电平和驱动能力(电平转换器、驱动器) n信号形式匹配(A/D、D/A) n信息格式(字节流、块、数据包、帧) n时序匹配(定时关系) n总线隔离(三态门) 6 CPU与IO设备之间的接口信息 n1数据（Data） n （1）数字量 由键盘、CDROM光盘等输入的信息和 向打印机、CRT显示器输出的信息，以及软、硬盘写入 场出的信息是以二进制形式表示的数或以ASCDCG GEFIR PB TWF 。 n（2）模拟量 当计算机用于控制时，大量的现场信息 经过传感器把非电量的自然信息转换成模拟量的电信 息，再由AD变换器转换后输入计算机；计算机的控 制输出也必须先经过DA转换才能去控制执行机构。 n（3）开关量 这是一些两个状态的量，如电机的运转 与停止、开关的合与断、阀门的打开和关闭等等。这 些量只要用一位二进制数即可表示，故字长为8位的机 器一次输入或输出可控制8个这样的开关量。 7 CPU与IO设备之间的接口信息 n2状态信息（Status） n在输入时，有输入装置的信息是否准备好（Ready）； 在输出时，输出装置是否有空（Empty），若输出装置 正在输出信息，则以忙（Busy）指示等。 n3控制信息（Control） n 控制输入输出装置或接口的启动、停止等。 n状态信息和控制信息与数据是不同性质的信息，必须要分别传送。 但在大部分微型机中只有通用的IN和OUT指令，因此，外设的状态 也必须作为一种数据输入；而CPU的控制命令，也必须作为一种数 据输出。为了使它们相互之间区分开，它们必须有自己的不同端口 地址。 所以，一个外设或接口电路往往有几个端口地址，CPU寻址 的是端口，而不是笼统的外设。 8 n1）片内总线 n2）片总线（又称为元件级总线或局部总线）：它是一 台单板计算机或一块CPU插件板使用的板上总线，用 于芯片一级的连接。它是微型机系统的重要总线，在 将接口芯片与CPU连接时就要与这种总线打交道。它 一般是CPU芯片引脚的延伸，与CPU的关系密切。 n3）内总线（又称为微机总线或板级总线，一般称为系 统总线）：它用于微机系统各插件板之间的连接，是 微机系统最重要的一种总线。一般谈到微型机总线， 指的就是这一种总线。 n4）外总线（又称为通信总线）：它用于系统之间的连 接，如微机系统之间、微型计算机系统与仪器或其他 设备之间的连接。比较常用的外总线有：IEEE488总 线 、RS232C总线。 9 从接口的角度: n （1）地址总线 n（2）数据总线 n（3）控制总线 n（4）电源和地线 n（5）备用线：留作功能扩充和用户的特殊要求使用。 n系统总线一般都做成多个插槽的形式，各插槽相同的引 脚都连到一起，总线就连到这些引脚上。总线接口引脚 的定义、传输速率的设定、驱动能力的限制、信号电平 的规定、时序的安排以及信息格式的约定等等，都有统 一的标准。外总线则使用标准的接口插头，其结构和通 信规定也是标准的。 10 I/O接口扩展 u1.1、I/O接口的功能 u总线技术 u接口的作用 u分析与设计接口电路的基本方法 u1.2、I/O信息的传送方式 u1.3、常用的I/O接口扩展芯片 11 I/O接口的定义与作用 n所谓接口（Interface）就是微处理 器或微机与外界的连接部件（电路 ），它是CPU与外界进行信息交换 的中转站。 n接口电路的作用，就是将计算机以 外的信息转换成与计算机匹配的信 息，使计算机能有效地传送和处理 它 12 I/O接口的功能 n1）数据缓冲功能: 实现和不同外设的速度匹配; 输出数据锁存;输入数据三 态缓冲。为了解决CPU高速与外设低速的矛盾，接口中一般 都设置数据寄存器或锁存器，避免因速度不一致而丢失数 据信息或状态信息。 n2）信号转换功能和数据格式变换的功能: 包括CPU的信号 与外设信号的逻辑关系、时序配合以及电平匹配上的转换 ；数据“并 串”和“串并”变换和数据宽度变换等。 n3）设备选择功能: 接口具有设备和端口选择能力，以便 CPU能根据需要启动其中部分设备或全部设备工作。而CPU 在同一时间里只能选择一个端口进行数据传送。 13 I/O接口的功能 n4）接收和执行CPU命令的功能: 接口电路应具有接收 和执行CPU命令的功能，以便CPU向IO设备发出的 控制命令得以转达并实施。 n5）中断管理功能: 既做到微机系统对外界的实时响应 ，又使CPU与外设并行工作,提高了CPU的效率。 n6）可编程功能: 在不改动硬件的情况下，只修改相应 的驱动程序就可以改变接口的工作方式。 14 分析与设计接口电路的基本方法 n 1）分析接口两侧的情况: n 找出两侧进行连接时存在的差异；针对要消除 两侧的这些差异，来确定接口应完成的任务； n2）进行信号转换: 要考虑作哪些信号变换 n3）合理选用外围接口芯片: n 选择什么样的元器件来进行这些变换 n4）接口驱动程序分析。 15 I/O接口的编址方式 nI/O端口： I/O信息的三种类型：数据、命令、状态。传 送这三类信息的通道分别称为：数据端口(I、 O)、命令端口(O)、状态端口(I)。 n不同外设具有的端口数各不相同，计算机中为 每一个端口都赋予一个惟一编号称为端口 地址(或端口号)。 n端口有两种编址方式：统一编址和独立编址。 16 n1. 统一编址 n把外设接口与内存统 一进行编址。各占据 统一地址空间的不同 部分。 n优点 n指令统一，灵活； n访问控制信号统一， 使用同一组的地址/控 制信号。 n缺点 n内存可用地址空间减 小 0 地址空间(共1MB) 内存地址 (960KB) I/O地址 (64KB) FFFFFH EFFFFH F0000H 17 n2. 独立编址 n外设地址空间和内存地址空间相互独立。 n优点：内存地址空间不受I/O编址的影响 n缺点：I/O指令功能较弱，使用不同的读写控制 信号 00000H 内存地址空间 内存空间 (1MB) I/O空间 (64KB) FFFFH FFFFFH I/O地址空间 0000H 18 IO端口地址分配 n IO设备在微机系统中占据一定的IO地址空间 。系统中哪些端口是计算机制造厂家为今后的开发 而保留的，哪些地址已分配给了别的设备，哪些端 口地址是留给用户的，这些信息对配置IO设备和 接口来说是十分必要的。 n8086/8088的I/O端口最多可达64K 个，由A15 A 0参加寻址。 nPC系列微机系统的端口数目是1024个，其端口地址 空间是从0003FFH，由地址线A0A9进行译码。 19 PC中的IO接口电路 分为两类： n1）主板上的IO接口芯片。 大多都是可编程的大规模集成电路 ，完成相应的接口操作，如定时器计数器、中断控制器、并行 接口、DMA控制器以及键盘控制器等。在PCAT中，有8253、 8259、8237A、8255等芯片组成。但随着PLD技术的发展，目前 PC机系统主板上的所有IO接口的功能已集成在一片或几片大规 模集成电路芯片中。 n2）扩展槽上的IO接口控制卡。这些接口控制卡是上若干个集 成电路按一定的逻辑功能组成的接口部件，如多功能卡、图形卡 、串行通信卡、网络接口卡等。 nPC系列微机中的IO端口地址空间分为两部分，即1024个端口的 前256个端口（0000FFH）专供IO接口芯片使用，后768个端 口（1003FFH）为IO接口控制卡使用。 20 8088/8086系统 n存储器操作与I/O操作的分别: 硬件/电路,指令,时序上的不同 8 0 8 8 总 线 A19-A0 A9-A0 MEMR、MEMW IOR、IOW 、DEN 存储器访问 I/O访问 21 n 8088/8086 CPU的I/O编址方式 n采用I/O独立编址方式(但地址线与存储器共用) n地址线上的地址信号用 来区分： n 时为I/O地址 nI/O操作只使用20根地址线中的16根： A15 A0 n可寻址的I/O端口数为64K(65536)个 nI/O地址范围为0FFFFH nIBM PC只使用了1024个I/O地址(03FFH) 22 I/O端口地址的译码 n 、 、 A15 A0 nOUT指令将使总线的 信号有效 nIN指令将使总线的 信号有效 n当接口只有一个端口时，16位地址线一般应全部参 与译码，译码输出直接选择该端口；当接口具有多 个端口时，则16位地址线的高位参与译码（决定接 口的基地址），而低位则用于确定要访问哪一个端 口。 例如： 某外设接口有4个端口，地址为2F0H 2F3H，则其基地址为2F0H，由A9A2译码得到 ，而A1、A0用来确定4个端口中的某一个。 23 I/O数据的传送方式 n并行 n一个数据单位(通常为字节)的各位同时传送 n速度快、距离短、成本高 n例：PC机的并行接口(通常用于连接打印机) n串行 n数据按位进行传送 n速度慢、距离远、成本低 n例： PC机的串行接口(通常用于串行通信) 24 接口电路的基本结构 数据线 控制线 状态线 DB CB AB 数据输入寄存器 （or 三态门） 数据输出寄存器 （锁存器） 状态寄存器 （or 三态门） 命令寄存器 译码 电路 控制 逻辑 接 外 设 接 主 机 25 n数据输入/输出寄存器暂存输入/ 输出的数据 n命令寄存器存放控制命令，用来 设定接口功能、工作参数和工作方式 。 n状态寄存器保存外设当前状态， 以供CPU读取。 26 LED显示器接口 1）字形口CS1；2）字位口CS2 27 共阴极的LED显示器接口 28 微机信息传递方式 I/O控制方式 n主机与外设之间数据传送的控制方式有 以下四种： n无条件传送同步传送（同步传送方式 ） n查询式传送（异步传送方式 ） n中断方式传送 n直接存储器存取 (DMA, Direct Memory Access) 29 无条件传送方式 适用于总是处于准备好状态的外设 以下外设可采用无条件传送方式 ： n开关 n发光器件(如发光二极管 、7段数码管、灯泡等) n继电器 n步进电机 n优点：软件及接口硬件简单 n缺点：只适用于简单外设， 适应范围较窄 30 查询方式传送 n适用于外设并不总是准备好，而且对传送速率、传送 效率要求不高的场合。 nCPU在与外设交换数据前必须询问外设状态“你准 备好没有？” n对外设的要求：应提供设备状态信息 n对接口的要求：需要提供状态端口 n优点：软件比较简单 n缺点：CPU效率低，数据传送的实时性差， 速度较慢 31 查询式传送方式 又称异步传送方式, 在传送前，查询一下外设的状态，当 外设准备好了以后才传送；否则，等待。 32 查询方式的流程： 超时? READY? 与外设进 行数据交换 超时错 读入并测试外设状态 Y N Y N 传送完 ？ 防止死循环 复位计时器 N Y 33 D5 D7-D0 A9 | A3 & 1 IOW D7-D0 3F8H 外 设 D7 D6 D5 D4 D3 D2 D1 D0 BUSY CP Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 状态端口 G G2A G2B C B A A2 A1 A0 74LS138 Y0 1 IOR Y3 OE 74LS374 CP Q Q D S STROBE 3FBH 34 例：电路图如上，用查询方式进行输出 外设状态端口地址为3FBH，第5位(bit5)为状态标志 （=1忙，=0准备好） 外设数据端口地址为3F8H，写入数据会使状态标志 置1 ；外设把数据读走后又把它置0。 35 中断技术 n 什么是中断? n与生活场景的比较 正在看书 电话铃响 接电话 继续看书 执行程序 事件发生 事件处理 继续执行程序 中断处理 中断请求及响应 实际场景计算机 中断返回 36 中断的定义 nCPU执行程序时，由于发生了某种随 机的事件(外部或内部)，引起CPU暂 时中断正在运行的程序，转去执行一 段特殊的服务程序(称为中断服务程 序或中断处理程序)，以处理该事件 ，该事件处理完后又返回被中断的程 序继续执行，这一过程称为中断。 37 中断源 n引起CPU中断的事件中断源。例如： n外设请求输入输出数据，报告故障等 n事件掉电、硬件故障、软件错误、非法操作、定时时 间到等 n中断源分为：外部中断、内部中断 n内部中断：CPU内部执行程序时自身产生的中断 n外部中断：CPU以外的设备、部件产生的中断 n 8086/8088的外部中断信号：INTR、NMI nINTR可屏蔽中断请求，高电平有效，受IF标志的控制 。IF=1时，执行完当前指令后CPU对它作出响应。 nNMI非屏蔽中断请求，上升沿有效，任何时候CPU都 要响应此中断请求信号。 38 为何计算机中要引入中断？ n提高数据传输率； n避免了CPU不断检测外设状态的过程， 提高了CPU的利用率。 n实现对特殊事件的实时响应。 39 中断过程 n五个步骤： n中断请求 n中断判优(有时还要进行中断源识别) n中断响应 n中断服务 n中断返回 以下以外部中断为主介绍这五个步骤。 40 1）中断请求 n外设接口（中断源）发出中断请求信号，送到 CPU的INTR或NMI引脚； n中断请求信号：边沿请求，电平请求 例如，NMI为边沿请求，INTR为电平请求 n中断请求信号应保持到中断被处理为止； nCPU响应中断后，中断请求信号应及时撤销。 n在8086/8088系统中，外设的中断要经过 8259A可编程中断控制器(PIC)的排队判优后 向CPU发出： (I/O接口) PIC CPU 41 2）中断源识别 n计算机中的中断源有很多，CPU必须识别 是哪一个设备产生中断。识别中断源有 两个方法： n软件查询。将中断信号从数据总线读入，用 程序进行判别。 n中断矢量法。由中断源提供中断类型号， CPU根据类型确定中断源。（8086/8088即 采用此种方法） 42 8088的中断系统 n与中断有关的控制线为：NMI、INTR、INTA# n8088系统的中断源 n内部中断 n除法溢出：类型号0，商大于目的操作数所能表达的范围时产生 。 n单步中断：类型号1，TF=1时产生（当前指令需执行完） n断点中断：类型号3，这是一个软件中断，即INT 3指令。 n溢出中断：类型号4，这是一个软件中断，即INTO指令。 n软件中断：即INT n指令，类型号n(0-255)。 n外部中断 n非屏蔽中断NMI：类型号2，不可用软件屏蔽，CPU必须响应它。 n可屏蔽中断INTR：类型号由PIC提供。IF=1时CPU才能响应。 43 NMI INTR 中断逻辑 软件中断指令 溢出中断 除法错 单步中断 非屏蔽中断请求 中断控 制器 8259A PIC 8086/8088CPU内部逻辑 断点中断 8086/8088中断源类型 可 屏 蔽 中 断 请 求 n 4 3 0 1 2 44 3）中断判优 n多个中断源产生中断，CPU首先为谁服务？ 中断优先级排队问题。 n中断优先级控制要处理两种情况： n对同时产生的中断：应首先处理优先级别较高的中断；若优 先级别相同，则按先来先服务的原则处理； n对非同时产生的中断：低优先级别的中断处理程序允许被高 优先级别的中断源所中断即允许中断嵌套。 n中断优先级的控制方法 n硬件判优链式判优、并行判优（中断向量法） n软件判优顺序查询中断请求，先查询的先服务（即先查 询的优先级别高） n通常将中断判优与中断源识别合并在一起进行处理。 nx86系统中，这项任务由PIC和CPU共同完成。 45 4）中断响应 n在每条指令的最后一个时钟周期，CPU检测INTR或 NMI信号。若以下条件成立，则CPU响应中断： n当前指令执行完。对INTR，还应满足以下条件 n当前指令是STI和IRET，则下条指令也要执行完 。 n当前指令带有LOCK、REP等指令前缀时，则把 它们看成一个整体，要求完整地执行完； n对INTR，CPU应处于开中断状态，即IF=1； n当前没有复位(RESET)和保持(HOLD)信号。 n若NMI和 INTR 同时发生，则首先响应NMI。 46 4）中断响应（续） nCPU中断响应时，要做下述三项工作： n向中断源发出INTA中断响应信号； n断点保护，包括CS、IP和PSW（FLAGS） 。这主要是保证中断结束后能返回被中断的 程序。 n获得中断服务程序首地址（入口）。 如何得到中断处理程序的首地址？ n固定入口法 n中断向量法常用 47 4）中断处理（中断服务） n中断服务子程序特点 n为”远”过程（类型为FAR） n要用IRET指令返回 n中断服务子程序要做的工作 n保护现场(PUSH regs) n开中断(STI) n进行中断处理 n恢复现场(POP regs) n中断返回(IRET) 48 5）中断返回 执行中断返回指令IRET n IRET指令将使CPU把堆栈内保存的断点信 息弹出到IP、CS和FLAG中，保证被中断的 程序从断点处能够继续往下执行。 IPL IPH CSL CSH FLAGL FLAGH SP IPL IPH CSL CSH FLAGL FLAGH SP IP CS FLAG 进入中断服 务程序时 中断返回后 49 DMA方式 n前面三种I/O方式都需要CPU作为中介： 外设 CPU 内存 两个含义： 1）软件：外设与内存之间的数据传送是通过CPU执行 程序来完成的； 2）硬件：I/O接口和存储器的读写控制信号、地址信 号都是由CPU发出的（总线由CPU控制）。 n 缺点：程序的执行速度限定了传送的最大速度（约为 几十KB/秒）解决：DMA传输 50 nDMA传输: 外设 内存 n外设直接与存储器进行数据交换 ，CPU不再 担当数据传输的中介者； n总线由DMA控制器（DMAC）进行控制