数字电子技术Chart-2组合逻辑电路.ppt

组组组组合合逻辑电逻辑电逻辑电逻辑电 路路 第第2 2章章 主要内容 2.1 集成逻辑门逻辑门 2.2 常用的组组合逻辑逻辑 模块块 2.3 组组合逻辑电逻辑电 路的分析与设计设计 2.4 组组合逻辑电逻辑电 路中的竞竞争与冒险险 u各种集成逻辑门逻辑门 的特点、特性和参数； u常用组组合逻辑逻辑 模块块的特点、应应用； u组组合逻辑电逻辑电 路的分析和设计设计 。 本章重点 2.1 集成逻辑门逻辑门 集 成 逻 辑 门 SSI（100以下个等效门） MSI（103个等效门） LSI （104个等效门） VLSI（104个以上等效门） 门电路 (Gate Circuit) 指用以实现基本逻辑关系和常用复合逻 辑关系的电子电路。是构成数字电路的基本 单元之一。 一、门电门电 路的作用和常用类类型 按逻辑功能不同分 与门 或门 非门 异或门 与非门 或非门 与或非门 按集成度分 按制造工艺不同分 双极型 集成门电路 单极型集成门电路 由双极型三极管构成的逻 辑门电路。 由 MOS 管构成的逻辑 门电路。 集 成 逻 辑 门 按功能特点不同分 普通门 (推拉式输出) CMOS 传输门 输出 开路门 三态门 二、高电平和低电平的含义 高电平和低电平为某规定范围的电位值，而非一固定值。 高电平信号是多大的信号？低 电平信号又是多大的信号？ 1 0 高电平 低电平 0 1 高电平 低电平 正逻辑体制负逻辑体制 由门电路种类等决定 三、获得高、低电平的基本原理 图中的开关S可用二极管、双极型三极管和MOS管实现。 2.1.1 双极型逻辑门电逻辑门电 路 TTL 电电路（TransistorTransistor Logic）。该类电该类电 路的 输输入端与输输出端均采用三极管结结构，故得名三极管三极管逻逻 辑电辑电 路，简简称TTL 电电路。 ECL 电电路（Emitter Coupled Logic），即射极耦合逻辑电逻辑电 路 。 HTL 电电路（High Threshold Logic），即高阈值逻辑电阈值逻辑电 路。 I2L 电电路（Integration Injection Logic），即集成注入逻辑电逻辑电 路。 1、双极型三极管的结构 NPN NPN型型 PNPPNP型型 几种常用的TTL门电门电 路 基础础知识识：三极管的开关特性 输入特性 输出特性 基本开关电路 几种常用的TTL门电门电 路 基础础知识识：三极管的开关特性 1) VI VON 时，三极管导通，此时有： 3) 深度饱和状态，输出为低电平，此时有： 基极电流： (1 ) 输出电压：(2 ) 输出电压：(3 ) 饱和基极电流：(4 ) 总之，三极管的 c-e 间相当于一个受 VI 控制的开关。 几种常用的TTL门电门电 路 基础础知识识：三极管的开关特性 TTL与非门门的内部结结构 +5V F R4R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C T1:多发发射极晶体管 几种常用的TTL门电门电 路-与非门门-基本原理 1. 任一输入为低电平（0.3V）时 “0” 1V 不足以让让 T2、T5导导通 三个PN结结 导导通需2.1V +5V F R4R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C T2、T5截止 uo uo=5-uR2-ube3-ube43.4V 高电电平！ +5V F R4R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C “1” 全导导通 电电位被钳钳 在2.1V 全反偏 1V 截止 2. 输入全为高电平（3.4V）或全悬空时 T2、T5饱和 导通 uo =0.3V 输输出低电电平 输入悬空，相当于输入“1”！ 输入、输出的逻辑关系式： +5V F R4R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B C 几种常用的TTL门电门电 路-与非门门-芯片 如：TTL门电门电 路芯片（四2输输入与非门门，型号74LS00 ) 地GND 外形 & & 1413121110 9 8 1 2 3 4 5 6 7 & 管脚 电电源VCC（+5V ） 几种常用的TTL门电门电 路-主要特性及参数 1. 电压传输特性 定义：输入电压VI与输出电压VO之间的关系曲线为电压传输特 性曲线，即 VO = f（VI）。 截止区当VI0.6V，Vb11.3V 时，T2、T5截止，输出高电平VOH = 3.6V 线性区，当0.6VVI1.3V， 0.7VV b21.4V时，T2导通， T5仍截止，VC2随Vb2升高而下降 ，经T3、T4使VO下降。 饱和区 转折区 2. 输入特性 输入电流与输入电压之间的关系曲线，即II = f（VI） 几种常用的TTL门电门电 路-主要特性及参数 TTL反相器的静态输态输 入特性 IIS D1导导通 输输入低电电平 输输入高电电平 与输入特性相关的两个参数： （1）输入低电平电流IIL是指当门电路的输入端接低电平时，从该输入端 流出的电流。（亦称输入短路电流） 前级驱动门导通时，IIL将灌入 前级门，称为灌电流负载。 负载电流流入驱动门 IOL 输出为低电平 输入均为高电平 灌电流负载 几种常用的TTL门电门电 路-主要特性及参数 3K （2）输入高电平电流IIH是指当 门电路的输入端接高电平时，从该输 入端流入的电流（很小）。（亦称输 入漏电流） 负载电流流出驱动门 IOH 输出为高电平 拉电流负载 输入有低电平 与输入特性相关的两个参数： 几种常用的TTL门电门电 路-主要特性及参数 输入负载特性测试电路 输入负载特性曲线 0 uI /V R1/k UOFF 1.1 F N ROFFRON ROFF 称关门电阻。RI RON 时，相应输入端相当于输入高电平。对 STTL 系列，RON 2.1 k。 RONROFF UOFF 3. 输入负载特性 几种常用的TTL门电门电 路-主要特性及参数 例 下图中，已知 ROFF 800 ，RON 3 k，试对应 输入波形定性画出TTL与非门的输出波形。 (a) (b) t A 0.3 V 3.6 V O Yb t O Ya t UOH O 解：波形如图所示。 4. 输出特性 (1)高电电平输输出特性 输输出高电电平等效电电路 实际实际 方向 输输出高电电平特性曲线线 几种常用的TTL门电门电 路-主要特性及参数 4. 输出特性 (2)低电电平输输出特性 输输出低电电平等效电电路 输输出低电电平特性曲线线 几种常用的TTL门电门电 路-主要特性及参数 输入为高电平时的噪声容限： 输入为低电平时的噪声容限： 在保证输出高、低电平基本不变的情况下，输入电平的允 许波动范围称为输入端噪声容限。噪声容限越大，抗干扰能力 越强。 5. 噪声容限电压 几种常用的TTL门电门电 路-主要特性及参数 6. 扇出系数 几种常用的TTL门电门电 路-主要特性及参数 (1)当输输出为为低电电平时时，设设可驱驱 动动N1个非门门，则则有 IOL IIL 扇出系数 一个门电路能驱动同类型门电路的个数。即表示门电路的带 负载能力。 6. 扇出系数 几种常用的TTL门电门电 路-主要特性及参数 (2)当输输出为为高电电平时时，设设可驱驱 动动N2个非门门，则则有 IOH IIH 则则取Nmin N1， N2 由于门电路无论输出高电平还是低电平时，均有一定的输出电阻，故输出 电压都要随负载电流的改变而发生变化。这种变化越小，说明门电路带负载的 能力越强。 输入信号 UOm0.5 UOm 0.5 UImUIm 输出信号 导通延迟时间 tPHL 截止延迟时间 tPLH 平均传输延迟时间 tpd tPHLtPLH tpd 越小，则门电路开关速度越高，工作频率越高。 0.5 UIm 0.5 UOm 7. 平均传输延迟时间 几种常用的TTL门电门电 路-主要特性及参数 几种常用的TTL门电门电 路-OC门门 1 0 该与非门输出高 电平，T5截止。 该与非门输 出低电平， T5导通。 1、推拉式TTL门输出端并联问题 当将两个TTL“与非”门门 输输出端直接并联时联时 ： +5VR4门1的 T4门2的T5产生 一个很大的电流。 l产产生一个大电电流，会因 功耗过过大损损坏门门器件； l抬高门门2输输出低电电平。 推拉式TTL门输门输 出端不能直接并联联 ！ 几种常用的TTL门电门电 路-OC门门 2、OC门门的结结构 +5V R2 T2 R3 R1 3k T1 A B C T5 Rp +VC 当输入端全为高电平时，T2、 T5导通，输出F为低电平（ 0.3V）； 输入端有一个为低电平时，T2 、T5截止，输出F高电平接近 电源电压VC（5-30V ）。 完成“与非”逻辑功能！ OC门逻辑符号： 几种常用的TTL门电门电 路-OC门门 3、OC门门的应应用-实现实现 “线线与” 两个或多个 OC 门的输出端直接相连，相当于将这些输 出信号相与，称为“线与”。 工作原理： 当Y1、Y2有一个为为低电电 平时时，Y即为为低电电平；只 有Y1、Y2同时为时为 高电电平时时 ，Y才为为高电电平；即 几种常用的TTL门电门电 路-OC门门 3、OC门门的应应用-实现实现 “线线与” 只有 OC 门才能实现线与！ 注意：OC门在使用时必须外接上拉电阻和电源！ 几种常用的TTL门电门电 路-OC门门 OC门门上拉电电阻的计计算: （1）输出高电平时（2）输出低电平时 几种常用的TTL门电门电 路-OC门门 3、OC门门的应应用-做驱动电驱动电 路 例 下图为用 OC 门驱动发光二极管 LED 的显示电路。已知 LED 的正向导通压降 UF = 2V，正向工作电流IF = 10 mA，为保 证电路正常工作，试确定 RC 的值。 解：为保证电路正常工作，应满足 因此，RC = 270 分析：该电路只有在 A、B 均为高电平 ，使输出 uO 为低电平时，LED 才导通 发光；否则 LED 中无电流流通，不发光 。要使 LED 发光，应满足 IRc = IF = 10 mA。 TTLCMOS RL VDD+5 V TTL 与非门有时需要驱动其他种类门电路，而不同种类门 电路的高低电平标准不一样。应用 OC 门就可以适应负载门对 电平的要求。 OC 门的 UOL 0.3V，UOH VDD，正好符合 CMOS 电 路 UIH VDD，UIL 0的要 求。 几种常用的TTL门电门电 路-OC门门 3、OC门门的应应用-实现电实现电 平转换转换 注：VDD的范围是5-18V，当 VDD=5V时，TTL门电路可直 接驱动CMOS门电路！ 几种常用的TTL门电门电 路-三态态门门（TSL） 1、三态态门门的结结构 E 控制端 +5V F R4R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E 几种常用的TTL门电门电 路-三态态门门（TSL） 2、三态态门门的工作原理 +5V F R4R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E 0 1 截止 (1) 控制（使能）端E=0时的工作情况 几种常用的TTL门电门电 路-三态态门门（TSL） 2、三态态门门的工作原理 +5V F R4R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E (2) 控制（使能）端E=1时的工作情况 1 0 导导通 截止 截止 高阻态态 以上两种情况表明该三 态门为低电平有效！ 功能表 3、三态门的符号及功能表 功能表 使能端 高电平 有效 使能端 低电平 有效 &A B F 符号 &A B F 符号 几种常用的TTL门电门电 路-三态态门门（TSL） 4、三态门的应用-单向总线 几种常用的TTL门电门电 路-三态态门门（TSL） E1 E2 E3 公用总线总线 = = = 工作时，E1、E2 、E3分时接入高 电平。 DI DO/DI DO 4、三态门的应用-双向总线 几种常用的TTL门电门电 路-三态态门门（TSL） VOL（max）；VOH（min） VIL（max）； VIH（min） IIH高电平输入漏电流 IIL低电平输入短路电流 IOL（max）灌电流 IOH（max）拉电流 N扇出系数 TTL门电门电 路参数小结结 TTL 集成门的类型很多,那么 如何识别它们?各类型之间有何异 同?如何选用合适的门? TTL 集成门门小结结-应应用要点 1. 各系列 TTL 集成门的比较与选用 用于民品 用于军品 具有完全相同的电路结构，但 CT54 系列更适合在温 度条件恶劣、供电电源变化大的环境中工作。 按工作温度和电源允许变化范围不同分为 CT74 系列 CT54 系列 集成门的选用要点 (1)实际使用中的最高工作频率 fm 应不大于逻辑门最高工作 频率 fmax 的一半。 实 物 图 片 (2)不同系列 TTL 中，器件型号后面几位数字相同时，通 常逻辑功能、外型尺寸、外引线排列都相同。但工作速 度(平均传输延迟时间 tpd )和平均功耗不同。实际使用 时， 高速门电路可以替换低速的；反之则不行。 例如 CT7400 CT74L00 CT74H00 CT74S00 CT74LS00 CT74AS00 CT74ALS00 xx74xx00 引脚图 双列直插 14 引脚 四 2 输入与非门 2. TTL 集成逻辑门的使用要点 (1)电源电压用 + 5 V， 74 系列应满足 5 V 5% 。 (2)输出端的连接 普通 TTL 门输出端不允许直接并联使用。 三态输出门的输出端可并联使用，但同一时刻只能有 一个门工作，其他门输出处于高阻状态。 集电极开路门输出端可并联使用，但公共输出端和 电源 VCC 之间应接负载电阻 RL。 输出端不允许直接接电源 VCC 或直接接地。 输出电流应小于产品手册上规定的最大值。 3. 多余输入端的处理 与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。 接 VCC 通过 1 10 k 电阻接 VCC 与有用输入端并接 TTL 电路输入端悬空时相当于输入高电平，做实验 时与门和与非门等的多余输入端可悬空，但使用中多余输 入端一般不悬空，以防止干扰。 或门和或非门的多余输入端接逻辑 0或者与有用输入端 并接。 2.1.2 CMOS逻辑门电逻辑门电 路 PMOS 电路。由P 沟道MOS 管组成，工作速度较低，使用负电源，因而 使用不方便。 NMOS 电路。由N 沟道MOS 管组成，工作速度较高，功耗较大，输出 阻抗高。 CMOS 电路。由N 沟道和P 沟道MOS 管共同组成。输入阻抗高，输出 阻抗低，功耗小，驱动能力强，集成度高，工作速度较低，应用较广泛。 HCMOS 电路。高密度CMOS 电路，集成度高，功耗低，速度快。是当 今集成电路的主要生产工艺。 与双极型电路比较，CMOS电路的优点是功耗低，缺点是开关速度稍低 。在大规模集成电路中，主要采用CMOS电路。 MOS管的相关知识识-N沟道MOS管的结构 沟道区域 绝缘层 金属铝 MOS管的相关知识识-N沟道MOS管的工作原理 VGS=0时，则D、S之间相当于两 个PN结背向的串联，D、S之间不 通，iD0。 反型层 （导电沟道） 当G、S间加上正电压，且 VGSVGS(th)时（ VGS(th)被称为MOS 管的开启电压），栅极与衬底之间 形成电场，吸引衬底中的电子到栅 极下面的衬底表面，形成一个N型 的反型层构成D、S之间的导电 沟道。 由于VGS 0时，无导电沟道，在增强VGS 电压后形成导电沟道，所以称这 类MOS管为增强型MOS管。 N沟道增强型MOS管具有 以下特点： 当VGS VGS(th) 时，管子导通， 导通电阻很小，相当于开关闭合 。 当VGS | VGS(th) |时，管子导通，导通电阻很小，相当于开关闭 合。 MOS管的相关知识识-N沟道MOS管的工作原理 当|VGS| B) (ab) B3B2B1B0A3A2A1A0 四位比较器功能表 ab aB Ab a=b aB A=B Ab a=b aB A=B AB A3A0 B3B0 A7A4 B7B4 输出 2.2.3 编码编码 器 逻辑功能：把输入的每一个高低电平（通常是具有特定含义的某 种信息）变成对应的二进制代码。 二进制编码器 二-十进制编码器 任何时刻只能允许一个信号输入。 允许多个信号同时输入，但输出信号则 按优先等级次序进行编码输出。 按编码方式不同分类： 普通编码器 优先编码器 按输入信号是否互相排斥分类： 被编 信号 二进制 代码 编 码 器 一、 普通编码编码 器 3位二进进制普通编码编码 器，也称为为8线线3线线编码编码 器 ，其框图图如图图所示: 其输输出输输入的真值值表为为: 利用无关项项化简简得到 其输输出端逻辑逻辑 式为为： 特点：任何时时刻只允许输许输 入一个编码编码 信号。 逻辑图逻辑图 ：隐含端 二、优先编码器（以2位二进制编码器为例） 特点：允许输入端同时有多个编码信号，但电路只对优先权 较高的一个进行编码。 2. 输出函数式 1、真值表 Y1=I3I2 0 0 0 0 0 0 0 0 0 0 0 0 1 11X 0 0 0 0 0 0 0 0 1 1 1 1 0 01X Y0=I3 I2+I3I1 Y1 I3I2 I1I0 00011110 00 01 11 10 Y0 I3I2 I1I0 00011110 00 01 11 10 输出反码。要求：I3的优先权最高，I0的优先权最低。 输 入 输出 I3 I2 I1 I0Y1 Y0 0 X X X 1 0X X 1 10X 1 110 0 0 0 1 1 0 1 1 3 、逻辑符号 4 、功能表 YS: 选通输出端 S: 选通输入端（使能端） YEX：扩展输出端 1 X X X X 1 00 1 1 1 1 01 0 有“0” 反码输出 附加的功能端有： 0 1 1 1 0 1 X X X X 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 X X X 0 1 0 X X 0 1 1 0 X 输 入输 出 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 0 S I3I2I1I0Y0Y1YEXYS I3I2I1I0 Y1Y0 SYS YEX I3I2I1I0 Y1Y0 SYS YEX I3I2I1I0 Y1Y0 SYS YEX 1 1 1 1 1 1 注 意 三、编码器的功能扩展（利用 YS 、YEX端） 1、连线图 （1）片(1)工作时： 片(2)不工作YS1=1S2=1 YEX1=0 （2）片(1)输入全1不工作时： 片(2)工作YS1=0S2=0 YEX1=1 I3I2I1I0 Y1Y0 SYS YEX 1& Z2Z1Z0 A7A6A5A4A3A2A1A0 I3I2I1I0 Y1Y0 SYS YEX （1）（2） 可编出 111、110、101、100 可编出 011、010、001、000 2、工作原理 此时， 此时， Z2=1 Z2=0 四、常用集成编码器 1、74LS148 2、74LS147 二十进制优先编码器 0编码有效 输出8421BCD反码 10线4线（实为9线4线） 没有 I0 端: 当I9I1全为1时，输出0000的反码1111 8线3线优先编码器 0编码有效 输出3位二进制反码 74LS148 I7I6I5I4I3I2I1I0 YEXY2Y1Y0 YSS 74LS147 I8I7I6I5I4I3I2 Y2Y1Y0 I9I1 Y3 由74LS148的内部结结构 可知，（设设I7优优先权权最高 ，I0优优先权权最低）其 输输出端的逻辑逻辑 式为为： 74LS148 I7I6I5I4I3I2I1I0 YEXY2Y1Y0 YSS 其中S为选为选 通输输入端，当S0时时，S1时时所有输输 出端均被锁锁定在高电电平，即 I7 I01 1。当S1时 时 ，S0，编码编码 器正常工作。 为为了扩扩展电电路的功能和使用的灵活性，在8线线3线优线优 先 编码编码 器74LS148中附加了选选通输输出端Y S和扩扩展端Y EX， 且由其结结构图图可知： 为为0时时，电电 路工作无编编 码输码输 入 为为0时时，电电路工 作有编码输编码输 入 74LS148的真值值表（功能表）： 不可能出现00 工作，且有 输入 01 工作，但无 输入 10 不工作11 状态 五、编码器的应用 用74LS148编码器监视8个化学罐液面的报警编码电路。罐 中液面高度达到预定高度时，液面检测传感器便输出一个0电平 到编码器的输入端，编码器输出3位二进制代码到微控制器。 当T0T7中的任一个输入有效（0电平）时，74LS148输出三 位的二进码（A2A1A0），同时使GS输出“0”，向8051申请中断， 8051由端口1读入二进码（A2A1A0），进而发出控制指令。 译码是编码的逆过程。 将表示特定意义信息的 二进制代码翻译出来。 实现译码功能的电路 译码器 二进制译码器 二 - 十进制译码器 数码显示译码器 译码器(即 Decoder) 二进制 代码 与输入代 码对应的 特定信息 译 码 器 2.2.4 译码译码 器 逻辑功能：将输入的每个代码分别译成高电平（或低电平）。 一、 二进制译码器 1） 真值表 3） 逻辑图 S 端为控制端（片选端、使能端） 1、2位二进制译码器 2） 输出表达式 当 时，译码器禁止，所有的 输出端均为0。 输入 输 出 A1 A0Y3 Y2 Y1 Y0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 0 0 0 1 0 1 0 0 0 当 时，译码器工作； 4）逻辑符号(2线4线译码器) 输出0有效的2线4线译码器可用与非门构成， 输出1有效 5）常用集成2线4线译码器 74LS139： 双2线4线译码器 输出0有效Y3Y2Y1Y0 A0A1S Y3Y2Y1Y0 A0A1S 74LS139 Y13Y12Y11Y10Y23Y22Y21Y20 A20A21S2A10A11S1 输出逻辑表达式 2、三位二进制译码器 逻辑符号（输出0有效）： 当控制端S1S2S3=100 时，译码器处工作状态。 它能将三位二进制数的每个代码分别译成低电平。 74LS138 Y7Y6Y5Y4Y3Y2Y1Y0 S2S3S1A2A1A0 译码器禁止时，所有输出端都输出无效电平 （高电平）。 在控制端有效的前 提下，74LS138的8 个输出与三个地址端 分别构成了以下的最 小项关系： 3、综合 1）同理,四位二进制 译码器为4线16线 译码器。 2）二进制译码器就是n线2n线译码器，即n变量全部最小项的 译码器。 4、译码器的功能扩展 Y7Y6Y5Y4Y3Y2Y1Y0 S2S3S1A2A1A0 74LS138(1) Y7Y6Y5Y4Y3Y2Y1Y0 S2S3S1A2A1A0 74LS138(2) 例：试用两片74LS138组成4线 16线译码器，将输入的4位 二进制代码A3A2A1A0译成16个独立的低电平信号。 A2 A1 A3 思考：若结合门电路，该题的实现方法有几种？ A0 VCC 二进制译码器的应用很广，典型的应用有以下几种： 实现存储系统的地址译码； 实现逻辑函数； u把原函数化为最小项之和形式； u根据函数的变量数n，确定用n线2n线译码器； u所用译码器输出1有效时，输出端应附加或门； u所用译码器输出0有效时，输出端应附加与非门。 带使能端的译码器可用作数据分配器或脉冲分配器。 5、译码器的应用 由于有 A、B、C 三个变量， 故选用 3 线 - 8 线译码器。 解：(1) 根据逻辑函数选择译码器 例1：试用译码器和门电路实现逻辑函数 选用 3 线 - 8 线译码器 CT74LS138， 并 令 A2 = A，A1 = B，A0 = C。 (2) 将函数式变换为标准与 - 或式 (3)根据译码器的输出有效电平确定需用的门电路 (4)画连线图 CT74LS138 输出低电平有效，i = 0 7 因此，将 Y 函数式变换为 采用 5 输入与非门，其输入取自 Y1、Y3、Y5、Y6 和 Y7 。 74LS138 Y7Y6Y5Y4Y3Y2Y1Y0 S2S3S1A2A1A0 Y & A B C VCC 例2：试用译码器实现全加器。 解：(1)分析设计要求，列出真值表 设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。 输出本位和为 Si ，向高位的进位数为 Ci 。 列出全加器的真值表如下： 11111 10011 10101 01001 10110 01010 01100 00000 CiSiCi-1BiAi 输 出输 入 (3)选择译码器 选用 3 线 8 线译码器 CT74LS138。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。 (2)根据真值表写函数式 SiCi 1 Y1Y0Y3Y4Y2Y5Y6Y7 A0A1A2 CT74LS138 AiCi-1Bi (4)根据译码器的输出有效电平确定需用的门电路 (5)画连线图 CT74LS138 输出低电平有效，i = 0 7 因此，将函数式变换为 例3：用2线4线译码器作数据分配器 A1A0端：地址码输入端 S 端：数据D的输入端 Y3 Y0： 数据输出端 把数据D=1010依次加在 S 端， 1 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0 0 0 1 1 0 1 1 A1 A0 地址码 输出 Y2=D Y0=D Y 1010 例如：令地址码A1A0=10 结果只有 Y2=1010，从而实 现了数据分配。 分配器的功能表 D Y3Y2Y1Y0 A0A1S Y1=D Y3=D 解： 二、二十进制译码器 （以8421BCD码的译码器为例） 2、结构：4线10线，没有片选端（即控制端） 。 3、常用集成8421BCD码译码器有74LS42， 它有A3A0四个输入端，有Y9Y0十个输出端。 1、功能：能将8421BCD码译成对应的高、低电平。 Y A0 A1 A2 数码显示译码器 译 码 器 Y Y Y Y Y Y 驱 动 器 Y Y Y Y Y Y Y A3 a 数码显示器 b c d e f g b c d e f g a b c d e f g a 三、显显示译码译码 器 将输入的 BCD 码译成相应输出信号， 以驱动显示器显示出相应数字的电路。 1、数码显示译码器的结构和功能示意 0 1 0 1 a 数码显示器 b c d e f g Y A0 A1 A2 数码显示译码器 译 码 器 Y Y Y Y Y Y 驱 动 器 Y Y Y Y Y Y Y A3 b c d e f g a b c d e f g a 输入 BCD 码 输出驱动七段数码管显示相应数字 0 0 0 1 2、数码显示器简介 数字设备中用得较多的为七段数码显示器，又称数 码管。常用的有半导体数码显示器(LED)和液晶显示器 (LCD)等。它们由七段可发光的字段组合而成。 1）七段半导体数码显示器(LED) a b c d e f g DP ag fCOMb ce dCOMDP a b c d e f g DP 发光字段，由管脚 a g 电平控制是否发光。 小数点，需要时才点亮。 显示的数字形式 主要优点：字形清晰、工作电压低、体积小、可靠 性高、响应速度快、寿命长和亮度高等。 主要缺点：工作电流大，每字段工作电流约 10 mA 。 共阳接法 共阴接法 半导体数码显示器内部接法 COM COM DP gfedcba DP gfedcba COM COM VCC +5 V 串接限流电阻 a g 和 DP 为低电平 时才能点亮相应发光段。 a g 和 DP 为高电平 时才能点亮相应发光段。 共阳接法数码显示器需要配 用输出低电平有效的译码器。 共阴接法数码显示器需要配 用输出高电平有效的译码器。 R R 共阳极 共阴极 控制端 七段数码码管显显示译码译码 器： 输输入数据 输输出 电电源5V RI/ RBO 74LS48 (T339) GND Vcc 地 A3 A2 A1 A0 Ya Yb Yd Yf Ye Y g Yc LT RBI 2）液晶显示器(LCD) 液晶显示原理： u无外加电场作用时，液晶分子排列整齐，入射的光线绝大 部分被反射回来，液晶呈透明状态，不显示数字； u在相应字段的电极上加电压时，液晶中的导电正离子作定 向运动，在运动过程中不断撞击液晶分子，破坏了液晶分子 的整齐排列，液晶对入射光产生散射而变成了暗灰色，于是 显示出相应的数字。 u外加电压断开后，液晶分子又将恢复到整齐排列状态，字 形随之消失。 LCD优点： 省电(功耗极小)！适用于便携式仪表，如手机。 LCD缺点： 不自发光，亮度差； 响应速度慢（10200ms），不宜用于高速系统； 2.2.5 数据选择选择 器 逻辑功能: 根据地址码的要求，从多路输入信号中选择其中一 路输出的电路。 输入信号个数 N 与地址码个数 n 的关系为 N = 2n 常用 2 选 1、4 选 1、8 选 1和 16 选 1 等数据选择器。 1. 4选选1数据选择选择 器 真值表 逻辑表达式 地 址 变 量 输 入 数 据 由地址码决定 从路输入中 选择哪一路输 出。 2. 集成数据选择选择 器 集成双4选1数据选择器74LS153 选通控制端S为低电平有效，即S=0时芯片被选 中，处于工作状态；S=1时芯片被禁止，Y0。 集成8选1数 据选择器 74LS151 例1：试用8选1MUX实现逻辑函数： 解：首先求出F的最小项表达式。 当采用8选1 数据选择器时，令A2=A，A1=B，A0=C，则由 D1=D2=D3=D4=D5=D7=1，D0=D6=0 3. 数据选择选择 器的应应用 得 逻辑图 注意：因为函数F中各最小项的标号是按A、B、C的权为4、 2、1写出的，因此A、B、C必须依次加到A2、A1、A0端。 例2：试用4选1MUX实现三变量函数 解： 首先选择地址输入，令A1A0=AB，则多余输入变量 为C的某种形式，余函数Di=f(C)。 确定余函数Di。 将F的表达式变换为与Y相应的形式，有： 连接图略 2.3 组组合逻辑电逻辑电 路的分析与设计设计 2.3.1 组组合逻辑电逻辑电 路的分析 2.3.2 组组合逻辑电逻辑电 路的设计设计 目标：分析已知逻辑电路的功能 步骤： 输出函数 表达式 描述电路 功能 已知组合 逻辑电路 简化函数 真值表 2.3.1 组组合逻辑电逻辑电 路的分析 例1：试分析图示逻辑电路的功能。 u多数输入变量为1，输出F为1； u多数输入变量为0，输出 F为0。 因此该电路为少数服从多数电路， 称表决电路。 （1）逻辑表达式 （2）真值表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 （3）判断： 解： 例2：分析下图所示逻辑电路的 功能。 解： (1)写出输出逻辑函数式 A B C Y (3)分析逻辑功能 (2)列逻辑函数真值表 111 011 101 001 110 010 100 000 YCBA 输 出输 入 010 100 001 111 0 0 0 0 1 1 1 1 通过分析真值表特点 来说明功能。 A、B、C 三个输入变量中，有奇数个 1时，输出为 1，否则输 出为 0。因此，图示电路为三位判奇电路，又称奇校验电路。 010 100 1 1 0011 1111 步骤： 根据要求设计出实际逻辑电路 形式变换 根据设计所用 芯片要求 选择所需 门电路 分析题意，将设计 要求转化为逻辑关 系，这一步是设计 组合逻辑电路的关键 确定输入、输出 、列出真值表 写出表达式 并化简 画逻辑电路图 2.3.2 组组合逻辑电逻辑电 路的设计设计 例1: 交通灯故障监测逻辑电监测逻辑电 路的设计设计 。 红红灯 R 黄灯 Y 绿绿灯 G 单单独亮正常 黄、绿绿同时时亮正常 其它情况不正常 RY G 单单独亮正常 黄、绿绿同时时亮正 常 其他情况不正常 R YG 0 0001 1 1110 1 111 0 00 0 Z= RYG+RG+RY R Y G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1、列真值值表 2、卡诺图诺图 化简简 RY RG 3、写最简逻辑简逻辑 式 设设：灯亮为为“1”，不亮为为“0”， 正常为为“0”，