系统总线2013(V1.2).ppt

计计 算算 机机 组组 成成 原原 理理 2013年2月6日 第3章 系统总线 计算机 I/O 系统总线 存储器 CPU 为什么要用总线? 系统互联 分散连接 内部连线十分复杂，布 线困难 扩展性差 效率高 总线连接 简洁、成本低 扩展性好、灵活 共享竞争 1970年DEC公司PDP-11 小型计算机首次采用 总线技术 processormemory I/O Interface （adapter） I/O Interface （adapter） I/O deviceI/O device 主机 存储器 运算器 控制器 输入设备输出设备 3.1 总线的基本概念 1、什么是总线 2、总线上信息的传送 总线是连接各个部件的信息传输线 是 各个部件共享的传输介质 串行 并行 总线 定义：是连接多个部件的传输线 总线的关键特征是共享传输线。 总线的两个特点： 任意时刻只能有一个设备向总线发送信息 系统瓶颈 多个部件可以同时从总线接受相同的信息 广播式 processormemory I/O Interface （adapter） I/O Interface （adapter） I/O deviceI/O device 主机 3.2 总线的分类 1.片内总线 2.系统总线 芯片内部 的总线 数据总线 地址总线 控制总线 双向 与机器字长、存储字长有关 单向 与存储地址、 I/O地址有关 有出 有入 计算机各部件之间 的信息传输线 存储器读、存储器写 总线允许、中断确认 中断请求、总线请求 总线分类按位置 片内总线 是指芯片内部的总线。 如在CPU芯片内部，寄存器和 寄存器之间、寄存器和算逻 单元ALU之间都有总线连接。 系统总线 是指CPU、主存、I/O（通过 I/O接口）各大部件之间的信 息传输线。 又叫板级总线和板间总线 如ISA、PCI等。 通信总线（I/O总线） 是指计算机系统之间或计算 机系统与其他系统（如控制 仪表等）之间的通信传输线 。 IDE、SCSI、USB、RS232 processormemory I/O Interface （adapter） I/O Interface （adapter） I/O deviceI/O device 主机 片内总线 系统总线 通信总线 通信总线 串行通信总线 并行通信总线 传输方式 用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等） 之间的通信 总线分类按功能 数据总线（DB） 双向，宽度差别 地址总线（AB） 单向，宽度与寻址空间有关 控制总线（CB） 命令和状态 总线也包括电 源线和地线！ 3.3 总线特性及性能指标 CPU 插件板 M.M 插件板 I/O 插件板 3.3.1 总线物理实现 BUS 3.3.2 总线特性 1、机械特性：是指总线在机械连接方式上的一些 性能。 如插头和插座使用的标准，它们的几何尺寸、形状、 引脚的个数以及排列的顺序，接头处的可靠接触等等 。 2、电气特性：是指总线的每一根传输线上信号的 传输方向和有效的电平范围。 如低电平表示逻辑“0”，并要求电平低于3V；高电 平表示逻辑“1”，并要求高电平高于3V。 3、功能特性：是指总线中每根信号传输线的功能 。 4、时间特性：是指总线中的任一根信号传输线在 什么时间内有效。 为了正确传输数据信息，每条总线上的各种信号，互 相存在着一种有效时序的关系，因此，时间特性一般 可用信号时序图来描述。 3.3.3总线性能指标(1) 1、总线宽度：是指数据总线的根数，用bit（位 ）表示，如8位、16位、32位、64位（也即8根、 16根、32根、64根数据线）。 2、最大传输率 (总线带宽)：总线本身所能达到 的最高传输速率，用MB/s（每秒多少兆字节）表 示。 例：总线工作频率33.3MHz，总线宽度32位，则最大 传输率 33.332/8132MB/s。 3、时钟同步/异步：总线上的数据与时钟同步工 作的总线称为同步总线，与时钟不同步工作的总 线称为异步总线。 4、总线复用：为提高总线的利用率，将地址总线 和数据总线共用一组物理线，在某一时刻该总线 传输地址信号，另一时刻传输数据信号或命令信 号。 总线性能指标(2) 5、信号线数：即地址总线、数据总线和控制总线 三种总线的根数总和。 6、总线控制方式：包括并发工作、自动配置、仲 裁方式、逻辑方式、计数方式等。 负载能力：通常用可连接扩增电路板数来反映总线 的负载能力。 由于不同的电路对总线的负载是不同的，即使同一电路 在不同的工作频率下，总线的负载也是不同的。因此， 总线负载能力的指标是不太严格的。 7、其他：如电源电压是5V还是3.3V、总线能否扩 展至64位宽度等。 课堂练习与思考： 1.总线中地址线的用处是_。 A.选择主存单元地址 B. 选择进行信息传输的设备 C. 选择外存地址 D. 指定主存单元和I/O设备接口电路的选择地址 D 2.系统总线中控制线的功能是_。 A.提供主存、I/O接口设备的控制信号和响应信号 B.提供数据信息 C.提供时序信号 D.提供主存、I/O接口设备的响应信号 3.在_的微型计算机系统中，外设可和主存贮器单元统一 编址 ，因此可以不使用I / O指令。 A.单总线 B.双总线 C.三总线 D.多总线 A A ISA EISA VL-BUS PCI 模块 系统 总 线 标 准 3.3.4 总线标准 系统 模块 标 准 界 面 总线标准的产生 总线是在计算机系统模块化的发展过程中产生的，随着计算及 应用领域的不断扩大，计算机系统中各类模块（特别是I/O设 备所带来的各类接口模块），其品种极其繁杂，往往出现一种 模块要配一种总线，很难在总线上更换、组合各类模块或设备 。 20世纪70年代末，为了使系统设计简化，模块生产批量化，确 保其性能稳定，质量可靠，便于维护，人们开始研究如何建立 总线标准，完成系统设计和模块制作。 概念：所谓总线标准，可视为系统与各模块、模块与模块之间 的一个互连的标准界面。 这个界面两端的任一方只需根据总线标准的要求完成自身 一 面接口的功能要求，而无需了解对方接口与总线的连接要求 。 因此，按总线标准设计的接口可视为通用接口。 目前流行的总线标准 ISA EISA VESA PCI MCA STD ISA、EISA ISA：Industry Standard Architecture工业 标准体系结构，又称AT总线 24位地址线（可直接寻址的内存容量为16MB） 62+36引脚 8/16位数据线 最高时钟频率8MHz 最大传输率16MB/s EISA：Extended Industry Standard Architecture 扩展工业标准体系结构 EISA是一种在ISA基础上扩充开放的总线标准 地址总线32位 数据总线32位 总线的时钟频率为8MHz 最大传输率33MB/s MCA、STD MCA：Micro Channel Architecture微通道体 系结构，32位标准总线，最大传输率40MB/s。 MCA是IBM公司在推出其第一台80386系统时，突破传统 ISA标准而创建的新型系统总线标准。MCA与ISA完全不兼 容，所以限制了其推广。 STD：STD总线于1987年被国际电子电气工程 师协会（IEEE）列为标准（IEEE961标准）， 主要用于以微处理器为中心的工业控制领域 。 数据总线8位，最大传输率2MB/S。 VL-BUS、PCI VL-BUS：是由VESA（Video Electronic Standard Association，视频电子标准协会）提出来的局部 总线标准，也称为 VESA总线。 数据总线32位 总线时钟频率33MHz 配有局部控制器，将高速设备直接挂在CPU的总线上， 实现CPU与高速外设之间的高速数据交换 PCI：Peripheral Component Interconnect 外部设备互连总线。 32/64位数据总线，总线时钟频率33MHz 最大数据传输率132MB/s264MB/s 与ISA、EISA均可兼容 支持即插即用、支持多层结构 AGP、SCSI、USB AGP：Accelerated Graphics Port加速图形接口， 专为提高视频带宽而设计的总线规范。它采用点对点连 接，连接控制芯片组和AGP显示卡，因此严格说AGP不能 称为总线，而是一种接口标准。 SCSI：Small Computer System Interface小型计算机 系统接口。SCSI总线主要用于光驱、音频设备、扫描仪 、打印机以及像硬盘驱动器这样的大容量存储设备等的 连接，是一种直接连接外设的并行I/O总线。 USB：Universal Serial Bus通用串行总线，是一种 连接外围设备的I/O总线，具有即插即用、热拔插等优良 特点。 例1 某总线在一个总线周期中并行传送4个字节的数 据，假设一个总线周期等于一个总线时钟周期， 总线时钟频率为33MHz，则总线带宽是多少? 如 果一个总线周期中并行传送64位数据，总线时钟 频率升为66MHz，则总线带宽是多少? 解：设总线带宽用Dr表示，总线时钟周期用 T=1/f表示，一个总线周期传送的数据量用D表示 ， （1）根据定义可得 Dr = D/T = D1/T = Df =4B331000000/s=132MB/s （2）64位=8B， Dr= Df =8B661000000/s=528MB/s 提示：此题主要是考查对总线带宽的理解。 总线带宽一次传输的字节数总线周期 总线宽度/8*总线时钟频率 3.4.1 单总线结构 CPU主存 设备 接口 设备 系统总线 适配器 设备 系统总线含DBUS，ABUS，CBUS 特点：结构简单，易于扩充; 多部件共用一根总线，分时工作,传输效率较低。 3.4 总线结构 单总线速度瓶颈 3.4.2 双总线结构 CPU内存 设备 接口 设备 系统总线 适配器 设备 CPU与内存有专用高速总线,减轻系统总线的负担; 内存可通过系统总线与外设进行DMA操作,而不必经过CPU. 存储总线 3.4.3 三总线结构 CPU内存 系统总线 设备 接口 设备 适配器 设备 存储总线 通道 I/O总线 三总线结构 特点:双总线基础上增加I/O总线 ,它是多个外 设与通道间传送信息的公共通路; 通道的使用,进一步提高了CPU的效率. “通道”是一台具有特殊功能的处理器,它分 担了一部分CPU的功能.统一管理外设及实 现外设与内存间的数据传送. 总线结构与系统性能关系 最大存储容量 单总线系统中,内存要为外设保留一些地址. 指令系统 单总线系统中,无须专门的I/O指令; 双总线系统中,设有专门的I/O指令. 吞吐量 三总线系统比单总线系统要大得多. 3.4.4 四总线结构 为了进一步提高I/O的性能，又出现了四总线结构。 局部总线、系统总线、高速总线、扩展总线 多媒体 调制解调器 局域网 串行接口 扩展总线 FAX 扩展总线接口 主存 局部总线 CPU 系统总线 Cache/桥 高速总线 SCSI图形 1. 传统微型机总线结构 3.4.5 总线结构举例 多媒体调制解调器高速局域网图文传真高性能图形 SCSI-2 控制器 标准总线控制器 主存控制器 主存 CPU 系统总线（33MHz 32位数据通路） ISA, EISA,8MHz，16位数据通路 2.VL-BUS局部总线结构 多媒体 调制解调器 高速局域网 图文传真 高性能图形 标准总线 控制器 局部总线控制器 主存控制器 主存 CPU 系统总线 ISA EISA, VL-BUS SCSI-2 控制器 8MHz的16位数据通路 VL-BUS总线是与CPU的关系 太紧密（实际上这种总线与 486配合最佳），很难支持功 能更强的CPU，从而出现了 PCI总线。 3.PCI总线结构 多媒体 调制解调器 高速局域网 图文传真 高性能图形 标准总线 控制器 PCI桥路 存储器CPU 系统总线 ISA, EISA, 33MHz的32位数据通路 SCSI-2 控制器 8MHz的16位数据通路 PCI总线 4.多层PCI总线结构 设备 桥4 存储器CPU 存储器总线 PCI总线4 桥0 桥5 PCI总线5 PCI总线0 总线桥 标准总线 桥1 PCI总线1 桥3 PCI总线3设备 桥2 PCI总线2 Pentium计算机主板总线结构图 CPU、RAM、ROM、控 制芯片组等芯片之 间的信号连接线称 为CPU总线。CPU总 线针对具体处理器 设计，因此没有统 一的规范。 这是一个三总线结 构，即有CPU总线、 PCI总线和ISA总线 。 CPU总线的时 钟频率为 66.6MHz，CPU 内部时钟是此 时钟频率的倍 频。此总线可 连接4-128M内 存。 主存控制器和 Cache控制器 芯片用来管理 CPU对主存和 Cache的存取 操作。 PCI总线用来连接高 速的I/O设备模块， 如显卡等。 通过“桥”芯片， PCI总线上连CPU总 接，下连ISA总线。 ISA总线连接 低速IO设 备，支持7个 DMA通道和15 级可屏蔽硬 件中断。 CPU总线、PCI总线 和ISA总线通过两个 “桥”芯片连成整 体。桥芯片起到了 信号速度缓冲、电 平转换和控制协议 转换的作用。 一、填空题 1. 在单机系统中，三总线结构的计算机 的总线系统由 、 和 等组成。 系统总线内存总线 I/O总线 2.总线是构成计算机系统的 ， 是 多个 部件之间进行数据传送 的 通道，并在 的基 础上进行工作。 互连机构 系统功能 公共 争用资源 课堂练习与思考： 3.5 总线控制 3.5.1 总线判优控制 总线判优控制 分布式 集中式 主设备(模块)对总线有 控制权 从设备(模块) 响应 从主设备发来的总线命令 1. 基本概念 链式查询 计数器定时查询 独立请求方式 总线控制 两个问题 总线使用权分配，即总线判优控制，也称为仲裁逻辑 通信过程控制 总线判优控制：多个主设备同时申请总线时，按 一定的优先等级顺序确定哪个主设备能使用总线 。 集中式：将控制逻辑集中在一处，即总线仲裁器，分为 链式查询、计数器定时查询、独立请求三种 分布式：将控制逻辑分散在与总线连接的各个部件或设 备上，由各个节点竞争使用权 总线通信控制 同步通信、异步通信、半同步通信、分离式通信 2. 链式查询方式 总 线 控 制 部 件 I/O接口0 BS BR I/O接口1I/O接口n BG 数据线 地址线 BS -总线忙 BR-总线请求 BG-总线同意 I/O接口1 链式查询方式 基本思想： 各设备通过共同单一的BR线，向中央仲裁器 发出 总线请求。仲裁器接到BR信号以后，在BS线状态为 “0” （总线不忙）的情况下，发出总线授权信号BG，该信 号串行地从一个I/O接口传送到下一个I/O接口。假如 BG到达的接口无总线请求，则继续往下查询；假如BG 到达的接口有总线请求，BG信号便不再往下查询，该 I/O接口获得了总线控制权（将BS置为“1”）。显然 ， 离中央仲裁器最近的设备具有最高优先级，可以通过 接口的优先级排队电路来实现。 链式查询方式的优点: 只用很少几根线就能按一 定优先次序实现多个设备的总线仲裁，并且很容易扩 充设备。 链式查询方式的缺点: 1. 这种方式对询问链的电路故障很敏感， 即：如 果第i个设备的接口中有关链的电路出现故障，造成 “断链”，那么第i个以后的设备都不能进行工作。 2. 查询链的优先级是固定的，如果优先级 高的设 备出现频繁的请求时，优先级较低的设备可能长期不 能使用总线 3.计数器定时查询方式 基本思想： 总线上的任一设备要求使用总线时，仍然通 过共 同的BR线向中央仲裁器发出总线请求。仲裁器接到请 求信号以后，在BS线为“0”（总线不忙）的情况下 ，让仲裁地址计数器开始计数，计数值通过一组地 址线发向各设备。每个设备接口都有一个设备地址 判别电路，当地址线上的计数值与请求总线的设备 地址相一致时，该设备置BS线为“1”（总线占用 ），获得了总线使用权，同时中止计数查询。 计数器查询方式的特点： 1. 每次计数可以从“0”开始，也可以从上 次的中 止点开始。如果从“0”开始，各设备的优先次序与 链式 查询法相同，优先级的顺序是固定的。如果从中止点 开始，则每个设备使用总线的优先级相等。 2. 计数器的初值也可用程序来设置，因而可以 方 便地改变优先次序。当然，这种灵活性是以增加线数 为代价的（如：增加为3根线，可管理23=8个设备； 增 加为4根线，则可管理24=16个设备等）。 0 BS -总线忙 BR-总线请求 总 线 控 制 部 件 数据线 地址线 I/O接口0 BS BR I/O接口1I/O接口n 设备地址 计数器定时查询方式 I/O接口1 计数器 设备地址 1 排队器排队器 4. 独立请求方式 总 线 控 制 部 件 数据线 地址线 I/O接口0I/O接口1I/O接口n BR0 BG0 BR1 BG1 BRn BGn BG-总线同意 BR-总线请求 独立请求方式 基本思想：让每一个共享总线的设备都有一对总线请求线 BRi和总线授权线BGi。当任何一个设备要求使用总线时，都可 独立地向仲裁器发出自己的请求信号BRi。由中央仲裁器中的 排 队电路决定首先响应哪个设备的请求，并给该设备以授权信号 BGi。 独立请求方式的特点： 1. 响应时间快，确定优先响应的设备所花费的时间 少，用 不着逐个设备地查询。 2. 既可以预先固定，也可以通过程序来方便地改变 优先次 序，因此对优先次序的控制相当灵活； 3. 可以用屏蔽(禁止)某个请求的办法，封锁来自无 效设备 的请求。（对设备的请求进行干预和管理） 4. 这种方式需增加的线数较多（N个设备，需要2N根 线），仲裁器的结构相应也要复杂一些。 总线判优控制集中式 独立请求方式的工作原理： 每个模块有一组独立的“总线请求”和“总线允许”信 号线，每对信号线有其相应的优先级； 控制器中有一个优先级编码器和优先级译码器，用以选 择优先级最高的请求，并产生出相应的“总线允许”信 号； 当“总线忙”信号有效时，表示有的模块正在使用总线 ，因此请求使用总线的模块必须等待；直至“总线忙” 信号变为无效时，所有需要使用总线的模块都可以发出 “总线请求”信号，总线仲裁器仅向优先级最高的模块 发出“总线允许”信号。 独立请求方式的主要特点： 判优速度快，且与模块数无关； 所需“请求线”和“允许线”较多，N个模块需要2N条。 总线判优控制分布式仲裁 分布式仲裁不需要中央仲裁器，每个潜在的主方 功能模块都有自己的仲裁号和仲裁器。共享的仲裁总 线上总是保留着当前占用总线模块的仲裁号，当其它 模块有总线请求时，各仲裁器将从仲裁总线上得到的 号与自己的号进行比较。如果仲裁总线上的号大，则 它的总线请求不予响应，并撤消它的仲裁号。最后， 获胜者的仲裁号保留在仲裁总线上。显然，分布式仲 裁是以优先级仲裁策略为基础。 总线判优控制分布式 自举分布式仲裁 自举分布式仲裁方法使用多个请求线，不需要中心裁决器 ，每个设备独立地决定自己是否是最高优先级请求者。 每个需要请求总线控制权的设备在各自对应的总线请求线 上送出请求信号，在总线裁决期间每个设备将有关请求线 上的信号合成后取回分析，根据这些请求信号确定自己能 否拥有总线控制权。 每个设备通过取回的合成信息能够检测出其他设备是否发 出了总线请求。如果一个设备在发出总线请求的同时，检 测到其他优先级更高的设备也请求使用总线，则本设备不 立即使用总线；否则，本设备就可立即使用总线。 NuBus（MacintoshiII中的底板式总线）和SCSI总线采用 此方案。 总线判优控制分布式 自举分布式仲裁 BR3 BR2 I/O接口0I/O接口1I/O接口3 BR0 BR1 I/O接口2 假定： I/O接口0的优先级最低，I/O接口3的优先级最高。 BR0为总线忙信号线 BRi(i从13)为I/O接口i的总线请求信号线。 总线判优控制分布式 基本思想：在冲突检测分布式仲裁方法中，每个 设备独立地请求总线，多个同时使用总线的设备 会发生冲突，这时冲突被检测到，按照某种策略 在冲突的各方选择一个设备。 例如，Ethernet总线仲裁方案如下： 当某设备要使用总线时，它首先检查一下是否有其他 设备正在使用总线，如果没有，那它就置总线忙，然 后使用总线；若两个设备同时检测到总线空闲，那它 们就可能会立即使用总线并发生冲突。一个设备在传 输过程中，它会侦听总线以检测是否发生了冲突，当 冲突发生时，两个设备都会停止传输，延迟一个随机 时间后再重新使用总线。过了一个随机时间段后，就 可能有一设备先使用总线，这样冲突就解决了。 冲突检测分布式仲裁 3.5.2 总线通信控制 1. 目的 2. 总线传输周期 主模块申请，总线仲裁决定 主模块向从模块 给出地址 和 命令 主模块和从模块 交换数据 主模块 撤销有关信息 申请分配阶段 寻址阶段 传数阶段 结束阶段 解决通信双方 协调配合 问题 由 统一时标 控制数据传送 充分挖掘系统总线每瞬间的潜力 同步通信 异步通信 半同步通信 分离式通信 3. 总线通信的四种方式 采用 应答方式，没有公共时钟标准 同步、异步结合 (1) 同步式数据输入 T1 总线传输周期 T2T3T4 时钟 地址 读 命令 数据 (2) 同步式数据输出 T1 总线传输周期 T2T3T4 时钟 地址 写 命令 数据 不互锁半互锁全互锁 (3) 异步通信 主设备 从设备 请 求 回 答 BG BS BR SACK 异步定时 (4) 半同步通信 同步 发送方 用系统 时钟前沿 发信号 接收方 用系统 时钟后沿 判断、识别 （同步、异步 结合） 异步 允许不同速度的模块和谐工作 增加一条 “等待”响应信号 WAIT 以输入数据为例的半同步通信时序 T1 主模块发地址 T2 主模块发命令 T3 从模块提供数据 T4 从模块撤销数据，主模块撤销命令 Tw 当 为低电平时，等待一个 TWAIT Tw 当 为低电平时，等待一个 TWAIT 上述三种通信的共同点 一个总线传输周期（以输入数据为例） 主模块发地址 、命令 从模块准备数据 从模块向主模块发数据 总线空闲 占用总线 不占用总线 占用总线 (5) 分离式通信 主模块 申请 占用总线，使用完后 即 放弃总线 的使用权 从模块 申请 占用总线，将各种信 息送至总线上 一个总线传输周期 子周期1 子周期2 主模块 基本思想：将一个传输周期（或总线周期 ）分解为两个子周期。 在第一个子周期中，主模块A获得总线使用权 后将命令、地址、 A模块的编号等其他信息发 到系统总线上，经总线传输后，由有关的从模 块B接收下来。 在第二个子周期中，当B模块接收到A模块发来 的有关命令信号后，经过一系列内部操作，将A 模块所需的数据准备好，然后由B模块申请总线 使用权，一旦获准，B模块将A模块的编号、B模 块的地址、A模块所需数据等信息送到总线上， 供A模块接收。 分离式通信 在同步通信、异步通信和半同步通信的整个传输过 程中，系统总线的使用权完全由占有使用权的主设 备以及由它选中的从设备占据。 读命令过程分析：进一步分析读命令传输周期，可 以发现除了申请总线这一阶段外，其余时间主要被 花在如下三个方面： （1）主模块通过传输总线向从模块发送地址和命令； （2）从模块按照命令进行读数据的必要准备； （3）从模块经数据总线向主模块提供数据。 分离式通信的特点 各模块欲占用总线使用权都必须提出申请。 在得到总线使用权后，主模块在先规定的时间内 向对方传送信息，采用同步方式传送，不再等待 对方的回答信号。 各模块在准备数据传送的过程中都不占用总线， 使总线可接受其他模块的请求。 总线在被占用时都在作有效工作。无空闲 3.6 总线举例-PCI总线 1. 多总线结构 PCI是一个与处理器无关的高速外围总线， 又是至关重要的层间总线。它采用同步时 序协议和集中式仲裁策略，并具有自动配 置能力。典型的PCI总线结构框图演示。 2. HOST总线:该总线有CPU总线、系统总线 、主存总线等多种名称，各自反映总线功 能的一个方面。这里称“宿主（HOST)” 总线，也许更全面，因为HOST总线不仅连 接主存，还可以连接多个CPU。 PCI总线结 构 处理器处理器 主存 控制器 主存 PCI设备 PCI设备 HOST桥主设备 目标设备 PCI/LAGACY总线桥PCI/PCI桥 LAGACY 设备 LAGACY 设备 PCI设备PCI设备 HOST总线 PCI总线 PCI总线 LAGACY总线（遗留） PCI总线特点 o 支持总线主控技术，允许智能设备在适当的时候取得总线控 制权以加速数据传输和对高度专门化任务的支持。 o 支持猝发传输模式.PCI能在极短时间内发送大量数据。 o 不受CPU速度和结构的限制。 o 与 ISAEISAMCA兼容。 o 预留扩展空间，支持64b数据和地址。 o 设有特别的缓存，实现外设与CPU隔离，外设或CPU的单独升 级都不会带来问题。 o 数据宽度32b，时钟频率33MHz时，最大数据传输速率为 133MB/s。 o 同步时序、集中式仲裁 PCI总线局限性 o多PCI设备共享总线的带宽。 o多PCI设备共享一组信号线， 因此受插板插入位置的影 响， 会产生微妙的信号畸变。实际上在33MHz的PCI总 线情况下，只能用到4个插 槽；在66MHz 下，只能用到 2个插 槽。 o在PCI 总线中是采用内存映射I/O，这也影响了系统的 整体性能。CPU读工作作频率要与PCI总线的工作频率 同步，所以就延缓了CPU指令的执行速度。 Todays PC PCI-EXPRESS o PCI Express采用设备间 的点对点串行连接。 o 允许每个设备都有自己的专用连接，是独占的，并不需要向整个 总线请求带宽，同时利用串行的连接特点将能轻松将数据传输速 度提到一个很高的频率，达到远超出PCI总线传输速率。 o 串行连接能大大减少电缆间的信号干扰和电磁干扰，由于传输线 条数有所减少，更能节省空间和连接更远的距离。 o 单个基本的PCI Express连接是一种单双单工连接，一个单独的基 本的PCI Express串行连接就是两个独立的通过不同的低电压对驱 动信号实现的连接，一个接受对和一个发送对（共四组线路）。 PCI-EXPRESS 本 章 小 结 1、总线是构成计算机系统的互连机构，是多个系 统功能部件之间进行数据传送的公共通道，并在争 用 资源的基础上进行工作。 2、总线有物理特性、功能特性、电气特性、机械 特性，因此必须标准化。 3、衡量总线性能的重要指标是总线带宽，它定 义为： 总线本身所能达到的最高传输速率。 4、计算机系统中，信息的传输方式包括： (1) 并行传送；(2) 串行传送；(3) 复用传送。 5、各种外围设备必须通过“接口”与总线相连。 接 口是指CPU、主存、外围设备之间通过总线进行连接 的 逻辑部件。接口部件在它动态联结的两个功能部件间 起着缓冲器和转换器的作用，以便实现彼此之间的信 息传送。 6、总线仲裁是总线系统的核心问题之一。为了解决多个 主 设备同时竞争总线控制权的问题，必须具有总线仲裁部件。它 通过采用优先级策略或公平策略，选择其中一个主设备作为总 线的下一次主方，接管总线控制权。 总线仲裁通常分为集中式仲裁和分布式仲裁。 两者区别： 集中式仲裁方式必有一个中央仲裁器，它受理所有功 能模 块的总线请求，按优先原则或公平原则进行裁决，然后仅给一 个功能模块发出授权信号。 链式查询方式； 计数器定 时查询方式； 独立请求方式； 分布式仲裁