数字电路倒计时毕业设计论.doc

本科毕业设计说明书（论文） 第 39 页 共 39 页1 绪论由于集成电路制造技术的发展日新月异，电子电路的设计日趋复杂。为了能在设计电路实现之前，了解环境因素对电路的影响，我们可以利用电脑辅助软件进行电路模拟与分析设计，并进行输入与输出信号响应的验证，可以有效地节省产品开发的时间与成本。因此，本文利用了multisim软件进行了电路仿真。1.1 课题背景倒计时系统从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，倒计时系统的功能越来越强，且有多种专门的大规模集成电路可供选择。学会制作倒计时系统，可以进一步的了解各种中小规模集成电路的作用并掌握实用方法和各种组合逻辑电路与时序电路的原理与使用方法。1.2 Multisim软件的应用EDA技术是现代电子工业中不可缺少的一项技术，是电类专业学生就业的基本条件之一。Multisim软件把实验过程涉及到的电路、仪器以及实验结果等一起展现在使用者面前，在使用过程中就像在实验室中进行，电路参数调整方便，绝不束缚思维想象和电路创新。Multisim软件可以用于几乎包含电类专业的所有学科的仿真教学，例如：电工基础、电路、低频电路、高频电路、脉冲与数字电路、电视机电路、音响电路、电子测量电路、射频电路、机电电路、模拟电子技术课程设计、数字电路课程设计以及综合课程设计等。Multisim软件仿真元器件多，大约一万六千多个，其中包含各种信号源库、基本元件库、晶体二极管库、晶体三极管库、运放库、TTL器件库、CMOS器件库、单元逻辑器件库及可编程逻辑器件库、数字模拟混合库、指示元件库、杂散元器件库、数学控制模型库、机电元件库。仿真仪器仪表使用方便，约束条件少。在仿真中步骤如下：根据原理图放置元器件；连接导线；单击仿真开关进行仿真；利用虚拟仪器仪表观察仿真结果1。1.3 倒计时显示系统的应用倒计时显示系统的计时装置广泛用于大型活动场所，成为人们日常生活中不可缺少的显示设备。其中倒计时数字系统分为两部分，一部分是实现时、分、秒计时的功能的作用，另外一部分是实现日期的倒计，起到倒计时显示功能的作用。2 设计目的和要求指标设计任何产品，都要有每个产品的设计目的和要求指标，这样在设计的时候，就能够围绕着目的和指标进行有效的设计。2.1 设计目的掌握倒计时显示系统的设计、组装与调试方法。设计一款多功能倒计时显示系统，必须要明确所要实现的目的。倒计时系统电路是由主体电路和部分电路两部分构成，在整个倒计时系统中，基本功能部分由主体电路实现，校准功能由部分电路实现。校准电路的作用非常关键，其作用是在时间不准的情况下，进行及时的校正并能设置正确时间参数。校准电路的功能实现，需要由555定时器电路给其提供一个基准脉冲。一般倒计时系统设计中，秒的校准电路可以不必设计。2.2 设计要求指标在整个系统中，设计指标非常重要，能否达到指标，就能说明所设计的产品是否合格的关键。在本次设计中，所要实现的指标为：能够正确数字显示所有的时间参数；利用555定时器制作一个产生标准频率1Hz的脉冲信号电路；分与秒的计数要求为60进制，时的计数要求为24进制，天的计数方式要求为递减功能；并且在电路中的天、时、分能够实现快速的校准4。3 逻辑电路知识本次设计中，主要利用数字电路进行设计，所以在设计前，必须要了解一些基本逻辑电路知识，这样在设计的时候能够更好的设计出所要的产品，减少不必要的设计。3.1 数制在表示数时，仅用一位数码管往往是不够用的，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。日常生活中，最常用的进位数制是十进制。而在数字系统中，多采用二进制数，有时也采用八进制数或十六进制数。二进制代码不仅可以表示数值，而且可以表示符号及文字，使信息交换灵活方便。BCD码是用4位二进制代码代表1位十进制数的编码，有多种BCD码形式，最常用的是8421BCD码。倒计时显示系统设计用到的计数器只识别二进制数2。 3.1.1 十进制十进制特点是“逢十进一”，有0，1，2，3，4，5，6，7，8，9十个数码。一个数的大小决定于数码的位置，即数位。例如十进制数1995可写成展开式：1995=1*103+9*102+9*101+5*1003.1.2 二进制二进制数的特点是“逢二进一”，只有0，1两个数码。从二进制数的特点可以看到它具有的优点。第一，只有两个数码，只需反映两种状态的元件就可表示一位数。因此，构成二进制数电路的基本单元结构简单。第二，储存和传递可靠。第三，运算简便，所以在计算机中都使用二进制数。3.1.3 十六进制用二进制表示一个较大的数，位数太多，书写和阅读均不方便，因此在计算机中还常常使用十六进制数。十六进制的特点是“逢十六进一”，有0-9，A-F这16个数码。十进制、二进制、十六进制数制对照表如表3.1所示。表3.1 数制对照表十进制数二进制数十六进制数000000100011200102300113401004501015601106701117810008910019101010A111011B121100C131101D141110E151111F3.2 数字电路的特点与分类在本次设计中，主要采用的是中小规模集成器件，设计中的每部分数字电路都有不同的特点，根据不同的设计原理，数字电路还可为多种类型。3.2.1 数字电路的特点（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的关系。（3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态即可12。3.2.2 数字电路的分类（1）按集成度分类数字电路可分为小规模（SSI，每片数十器件）、中规模（MSI，每片数百器件）、大规模（LSI，每片数千器件）和超大规模（VLSI，每片器件数目大于1万）数字集成电路。集成电路从应用的角度又可分为通用型和专用型两大类型17。（2）按所用器件制作工艺的不同分类数字电路可分为双极型和单极型两类。（3）按照电路的结构和工作原理的不同分类数字电路可分为组合逻辑电路和时序逻辑电路两类。组合逻辑电路没有记忆功能，其输出信号只与当时的输入信号有关，而与电路以前的状态无关。时序逻辑电路具有记忆功能，其输出信号不仅和当时的输入信号有关，而且与电路以前的状态有关。3.3 元器件介绍在设计中，所需要的元器件种类很多，能否实现预期目的，首先要对元器件进行分析并能了解元器件功能。3.3.1 74LS00集成芯片74LS00芯片是2输入端四与非门，其内部结构如图3.1所示。 123456789101112Vcc1314GND 图3.1 74LS00结构图根据结构图3.1所示，其内部结构由4个2输入与非门组成，管脚7接地，管脚14接Vcc。74LS00逻辑功能如表3.2所示。表3.2 74LS00逻辑功能表输入输出001011101110根据表3.2可以得出这样的结论：输入端全为1时，输出端才为0；只要有一个输入端为0，输出端就为1。3.3.2 74LS10集成芯片74LS10芯片是3输入端3与非门，其内部结构如图3.2所示。三个输入端有一个为0，则输出端为1，只有全部输入端为1，输出端才为0。VccGND1234567891011121314图3.2 74LS10结构图根据结构图3.2可以看出，74LS10芯片内部由3个3输入与非门组成，管脚7接地，管脚14接Vcc。74LS10逻辑功能如表3.3所示。表3.3 74LS10逻辑功能表输入输出00010011010101111001101111011110根据表3.3可以得出这样的结论：输入端全为1，输出端才为0；只要有一个输入端为0，输出端就为1。3.3.3 74LS20集成芯片74LS20芯片是4输入双与非门，其内部结构如图3.3所示。图3.3 74LS20结构图VccGND1234567891011121314根据结构图3.3可以看出，74LS20芯片内部由2个4输入与非门组成，管脚7接地，管脚14接Vcc。74LS20逻辑功能如表3.4所示。表3.4 74LS20逻辑功能表输入输出00001000110010100111010010101101101011111000110011101011011111001110111110111110根据表3.4可以得出这样的结论：输入端全为1时，输出端才为0；只要有一个输入端为0，输出端就为1。3.3.4 74LS04集成芯片74LS04芯片是6反相器，其内部结构如图3.4所示。1VccGND123456789101112131411111图3.4 74LS04结构图根据结构图3.4可以看出，74LS04芯片内部由6个非门组成，管脚7接地，管脚14接Vcc。74LS04逻辑功能如表3.5所示。表3.5 74LS00逻辑功能表输入输出0110根据表3.5可以得出这样的结论：输入端为1时，输出端为0；输入端为0，输出端就为1。3.3.5 74LS51集成芯片74LS51是2-3/2-2输入端双与或非门，其内部结构如图3.5所示。GNDVccABCDEYJIHGFNC图3.5 74LS51结构图根据结构图3.5可以看出，74LS04芯片内部由2个与或非门组成，管脚7接地，管脚14接Vcc。74LS51逻辑功能如表3.6所示。表3.6 74LS51逻辑功能表输入输出ABCDEFGHIJY所有为HL所有为HL所有为HL所有为HL任一个为L任一个为L任一个为L任一个为LH根据表3.6可以看出，H表示高电平，L表示低电平，表示不定。3.3.6 74LS48BCD-七段译码器/驱动器在倒计时显示系统中，所要实现的目的是用七段显示数码管显示出时间和天数。显示器件的种类很多，而用来显示驱动译码器有各种不同的规格。译码器也是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的应用，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在本次设计中所用到的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出ag，再由七段数码管显示相应的数。 74LS48七段译码器/驱动器是一种功能较全的显示译码器，输出高电平有效，用来驱动共阴极显示器7。它的管脚分布图如图3.6所示。BI/RBO4RBI5LT3A7B1C2D6a13b12c11d10e9f15g1474LS48图3.6 74LS48译码器根据图3.6可以看出，管脚7、1、2、6分别对应输入信号的A、B、C、D，管脚13、12、11、10、9、15、14分别对应输出到数码管中的ag脚。74LS48的功能表如表3.7所示。表3.7 74LS48的功能表功能或数字输入输出LTRBIDCBABI/RBOabcdefg灭灯00000000试灯011111111动态灭零10000000000000011000011111110110001101100002100101110110131001111111001410100101100115101011101101161011011011111710111111100008110001111111191100111111011101101010001101111101110011001121110010100011131110111001011141111010001111151111110000000在这要说明的是BI/RBO是一个特殊的端钮，有时用作输入，有时用作输出。由74LS48的功能表可以看出，为了增强器件的功能，设置了一些辅助控制端。下面交介绍这些控制端的功能。（1）灭灯输入BI/RBO当BI/RBO作为输入使用，且BI=0，数码管七段全灭，与译码器信号输入无关。（2）试灯输入端LT当LT=0时，数码管的七段全亮，与输入的译码信号无关。该输入端可用来检查74LS48及数码管的好坏。（3）动态灭零输入端RBI当LT=1，RBI=0，且译码输入全为0时，该位输出不显示，即0字被熄灭。当译码输入非0时，则正常显示。（4）动态灭零输出端RBOBI/RBO作为输出使用时，受控于LT和RBI。当LT=1，且RBI=0，RBO=0，输入代码DCBA=0000时，RBO=0。若LT=0或者LT=1且RBI=1，则RBO=1。该端主要用于显示多位数字时，多个译码器之间的连接。3.3.7 74LS160集成芯片集成十进制同步加法计数器74LS160、74LS162的引脚排列图、逻辑功能示意图与74LS161、74LS163相同。不同的是，74LS160和74LS162是十进制同步加法计数器，而74LS161和74LS163是4位二进制（16进制）同步加法计数器。此外，74LS160和74LS162的区别是，74LS160采用的是异步清零方式，而74LS162采用的是同步清零方式。在本次设计中主要采用74LS160芯片，其引脚排列图如图3.7所示。图3.7 74LS160引脚图 16151413121110912345678VccGNDMRPECQ0Q1Q2D0CPD1D2D3CEPQ3CET根据图3.7所显示的内部结构看以看出，管脚8接地，管脚16接高电平，管脚11、12、13、14为输出信号，一般此4个输出信号对应译码器中的6、2、1、7管脚。管脚2为CP信号输入脉冲，15脚为进位脉冲信号。在本次设计中管脚3、4、5、6做接地处理。74LS160功能表如表3.8所示。表3.8 74LS160功能表MRPECETCEP工作模式L清零HL置数HHHH计数HHL保持HHL保持在表3.8中，H表示高电平，L表示低电平，表示任意，根据表中的数据可以看出，当MR脚为低电平，其他管脚任意时，该芯片处于清零模式；当管脚MR为高电平，PE为低电平，CET、CEP管脚任意时，该芯片处于置数模式；当管脚MR、PE、CET、CEP都为高电平时，该芯片处于计数模式；当管脚MR、PE为高电平，管脚CET为低电平，管脚CEP任意时，该芯片处于保持模式；当管脚MR、PE为高电平，管脚CEP为低电平，管脚CET任意时, 该芯片处于保持模式11。3.3.8 74LS192集成芯片74LS192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。其引脚结构图如图3.8所示。图3.8 74LS192引脚图16151413121110912345678VccGNDD1D3D0CRBOCO2Q0Q1CPDCPUQ2Q3LDD2根据图3.8所显示的内部结构看以看出，管脚8接地，管脚16接高电平，管脚3、2、6、7为输出信号，一般此4个输出信号对应译码器中的7、1、2、6管脚。管脚4为CP信号输入脉冲，13脚为进位脉冲信号。在本次设计中管脚1、9、10、15不做处理。74LS192功能表如表3.9所示。表3.9 74LS192功能表CPUCPDLDCR操作1清零00置数110加法计数110减法计数1110保持在表3.9中，1表示高电平，0表示低电平，表示任意， 表示脉冲。根据表中的数据可以看出，当CR脚为高电平，其他管脚任意时，该芯片处于清零模式；当管脚LD为低电平，CR为低电平，CPU 、CPD管脚任意时，该芯片处于置数模式；当管脚CPD、LD都为高电平，CR管脚为低电平，CPU为脉冲时，该芯片处于加法计数模式；当管脚CPU、LD为高电平，管脚CR为低电平，管脚CPD为脉冲时，该芯片处于减法计数模式；当管脚LD、CPU、CPD为高电平，管脚CR为低电平时， 该芯片处于保持模式。3.3.9 LED显示器在数字系统中，经常需要将数字、文字和符号的二进制编码以成人们习惯的形式直观地显示出来，以便查看。现在显示器的产品很多，如荧光数码管、半导体、显示器、液晶显示和辉光数码管等。它们被广泛地应用在各种数字设备中。数显的显示方式一般有三种，一是重叠式显示，二是点阵式显示，三是分段式显示。重叠式显示：它是将不同的字符电极重叠起来，要显示某字符，只需使相应的电极发亮即可，如荧光数码管就是利用重叠式显示。点阵式显示：利用一定的规律进行排列、组合，显示不同的数字。例如火车站里显示列车车次、始发时间的显示就是利用点阵方式显示的。分段式显示：数码由分布在同一平面上的若干段发光的笔划组成。如电子手表、数字电子钟的显示就是利用分段式显示。LED七段式数字显示器分为共阴极和共阳极两种。使用共阴极数码管时，公共阴极需要接地，ag由相应的输出为1的七段译码器输出驱动。使用共阳极数码管时，公共阳极接电源，ag由相应的输出为0的七段译码器输出驱动。在整个电路图中所用的显示器都是共阴极形式，阴极必须接地。LED的管脚功能图如图3.9所示。图3.9 LED管脚图根据图3.9所表示的LED数码管内部结构，管脚3跟管脚8只要一脚选择接地，管脚6不接，其余管脚分别对应了ag的显示管，同时显示管的管脚也分别连接到译码器中的13、12、11、10、9、15、14管脚。共阴极数码管结构如图3.10所示。abcdefgh图3.10 共阴极根据图3.10所显示的内部结构可以看出显示管一脚共同接地。共阳极数码管结构如图3.11所示。bcdefgha图3.11 共阳极+Vcc根据图3.11所显示的内部结构可以看出显示管一脚共同接正电源。3.3.10 555定时器555定时器是应用非常广泛的中规模集成电路,外接几个阻容元件,可以方便地构成单稳态、多谐振动器、施密特触发器等各种电路，主要用于信号产生、变换、控制与检测电路中6。555定时器的内部结构如图3.12所示。图3.12 555定时器原理图根据图3.12看出其内部组成，主要由比较器C1、C2，基本RS触发器和集电极开路的放电三极管T等组成。管脚图如图3.13所示。55587651234 图3.13 555管脚图根据图3.13所示，各个管脚功能说明：1脚：芯片的地端；2脚：芯片的触发输入端；3脚：芯片的输出端；4脚：芯片的复位端；5脚：芯片的控制电压输入端；6脚：芯片的阈值输入端；7脚：芯片的放电端；8脚：芯片的电源端。555定时器功能取决于比较器，当在复位端加上低电平，无论其它输入状态如何，输出电压立即被置成低电平。正常工作时，必须将其处于高电平。当控制电压不作用时，比较器C1、C2的参考电压分别是、。当，时，比较器C1的输出为低电平，比较器C2的输出为高电平，基本RS触发器被置0，T导通，输出为低电平。当，时，比较器C1的输出为高电平，比较器C2的输出为低电平，基本RS触发器被置1，T截止，输出为高电平。当时，基本RS触发器R=1，S=1，触发器状态保持不变，电路保持原状态。当，VCCVCC0导通1VCC不变不变1VCCVCCVCC1截止从555功能表及其原理图可见，只要在其相关的输入端输入相应的信号就可得到各种不同的电路，例如多谐振荡器、史密特触发器、单稳态触发器等16。4 整体电路硬件设计方案一般在设计之前都会有几种方案的备选，在本次设计中，需要一个整体的设计方案，必须根据实际情况和条件因素，选择最适合本次设计的硬件电路研究方案。4.1 数字计数器设计思想要想构成倒计时数字显示系统，首先应选择一个脉冲源能自动地产生稳定的标准时间脉冲信号。所以需要设计适合于本次设计的脉冲信号，即“秒脉冲信号”（频率为1Hz），输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒为1分，60分为1小时，24小时为1天，就需要分别设计60进制计数器，24进制计数器，还需要设计天数倒计式的计数器。各计数器输出信号经译码器译码后输入到数字显示器，使“天”、“时”、“分”、“秒”得以数字显示出来。值得注意的是：任何记时装置都有误差，因此应考虑校准时间电路。校时电路一般采用自动快速调整和手动调整, “自动快速调整”可利用分频器输出的不同频率的脉冲使显示时间自动迅速调整时间。“手动调整”可利用手动的节拍调准显示时间。在本次设计中，没有设计分频器，所以选择手动调整方案进行设计。4.2 电路基本工作原理整个倒计时显示系统的基本电路由1Hz频率发生器、计数电路、校正电路、动态显示电路组成。其中计时电路是由计数器组成，秒位、分位是模60的计数器，时位是模24的计数器，秒个位对信号频率电路所提供1Hz的脉冲进行计数；校分电路是在分位用一个1Hz的脉冲替换秒十位的进位脉冲，使计数器在1Hz的脉冲作用下计数，达到校分效果；校时、校天电路的原理与校分电路相同；动态显示电路是由数据选择器、译码器、数码管以及一个用于控制的计数器组成，计数器将时、分、秒的各位依次选通到对应的数码管，动态显示数据11。4.3 倒计时显示系统组成框图整体电路设计框架图如图4.1所示。时十位显示器秒十位显示器分个位显示器分十位显示器时个位显示器秒个位显示器译码器译码器译码器译码器译码器译码器二十四进制计数器六十进制计数器六十进制计数器校准电路振荡器天个位显示器天十位显示器译码器倒计时计数器校准电路校准电路译码器图4.1 整体设计框架图从图4.1整体设计框架图中可以看出，本次设计的总体思路已经比较明确，由振荡器产生一个标准脉冲，此脉冲同时也是校准电路的基脉冲，采取的方案为实现时间的正常显示，天数的倒计功能，在分、时以及天数不准的情况下，校准脉冲电路的设计使得调整数据简单。4.4 单元电路部分在整体设计框架中，每一个单元模块也要进行详细的设计，只有单元模块设计正确，然后把每部分单元设计模块结合在一起进行整体调试，才能确定整体的设计是否正确。4.4.1 秒脉冲电路产生秒脉冲的电路有多种形式，由于电路对脉冲的精确度要求比较高，设计中利用555定时器来制作秒信号发生器。在调试电路时，调试电位器，使输出脉冲为1Hz。秒脉冲是倒计时显示系统的核心部分，它的精度和稳定度决定于数字中的质量。其脉冲电路如图4.2所示。1Hz脉冲输出图4.2 秒脉冲电路图从图4.2中可以看出，秒脉冲的产生原理与电路中的电阻、电容有关，一般脉冲的计算公式为F=1/0.7(Rw+2R)C，其中Rw为滑动变阻器，R就为其它两电阻，电容C为图中的C3。对脉冲电路进行模拟测试，测试结果如图4.3所示。图4.3 555定时器脉冲仿真电路根据原理，仿真没有错误的情况下，可以进行硬件实验，结果如图4.4所示。图4.4 脉冲电路硬件实验图4.4.2 时、分、秒电路在数字系统中使用得最多的时序电路要算是计数器了，计数器不仅能用于对时钟脉冲计数，还可以用于分频，定时，产生节拍脉冲和脉冲序列以及进行数字运算等。计数器的种类非常繁多，如果按计数器中的触发器是否同时翻转分类，可以将计数器分为同步式和异步式两种，在同步计数器中，当时钟脉冲输入时触发器的翻转是同时发生的，而在异步计数器中，触发器的翻转有先有后，不是同时发生的。如果按计数过程中计数器中的数字增减分类，又可以将计数器分为加法计数器、减法计数器和可逆计数器，随着计数脉冲的不断输入而作递增计数的称为加法计数器，作递减计数的称为减法计数器，可增可减的称为可逆计数器，如果按计数器中数字的编码方式分类，还可以分成二进制计数器，二-十进制计数器，格雷码计数器等。秒信号经秒计数器、分计数器、时计数器之后，分别输出到显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。要实现这一要求，可选用的中规模集成计数器较多，这里选用74LS160制作。（1）六十进制计数电路在本次设计中，六十进制由两块中规模集成十进制计数器74LS160组成，一块组成十进制，另一块组成六进制。组合起来就构成六十进制计数器，以秒计数器电路为例，定时器555的3 脚输出1Hz的脉冲信号，该信号直接加到秒计时器个位秒计数器十位的管脚2，管脚2为时钟脉冲端CLK，使两者具备时钟脉冲条件。个位秒计数器的CLR、ENT、ENP脚接高电平，构成十分频器。个位秒计时器对基准秒时钟脉冲计数，接收一个脉冲时，内部计数加1，如果接收到第十个脉冲时，个位秒计数器的15脚（RCO端）输出由低电平跳变为高电平，加至十位秒计数器计数进行计数，十位秒计数器计数到5。个位秒计数器计数到9时，下个秒时钟脉冲到来时执行置数（零）操作。如图4.5所示六十进制计数器。1Hz图4.5 两块74LS160构成的六十进制计数器在图4.5中，芯片74LS20与非门的作用是置数，在数字计数到59时，自动跳转到00，这样就实现了60进制计数器制作。仿真结果显示如图4.6所示。图4.6 60进制仿真显示结果图根据图4.6的仿真结果，可以进行硬件实验的制作，硬件实验图如图4.7所示。图4.7 六十进制硬件实验图如图4.7硬件实验图所示，一个基准脉冲的输入就会在秒计数器的个位进行计数。输出信号经过译码器的译码作用，就会将输出信号的数值显示在数码管中。（2）二十四进制计数器设计方法与60进制计数器的电路相同，采用同步时序信号控制，用个位计数器的进位端控制十位计数器的使能端，当个位计数器有进位时，十位计数器工作。当十位计数器为2，个位计数器为3的时候，同时给两个芯片的预置端一个有效信号，使之置数为零。在本次设计中，二十四进制由两块中规模集成十进制计数器74LS160组成，一块组成四进制，另一块组成二进制。组合起来就构成二十四进制计数器，如图4.8所示二十四进制计数器。脉冲输入图 4.8 两块74LS160构成的二十四进制计数器在图4.8中，芯片74LS10与非门的作用是置数，在数字计数到23时，自动跳转到00，这样就实现了24进制计数器制作。仿真结果显示如图4.9所示。图4.9 24进制仿真显示结果图根据图4.9的仿真结果，可以进行硬件实验的制作，硬件实验图如图4.10所示。图4.10 二十四进制硬件实验图如图4.10硬件实验图所示，当分计数器达到59时，再有一个脉冲就会让分计数器有一个到时计数器的进位脉冲，该进位脉冲输入到时个位计数器，时计数器就开始计数工作。输出信号经过译码器的译码作用，就会将输出信号的数值显示在数码管中。（3）倒计功能计数器在TTL和COMS400系列中，十进制加减计数器的型号为74LS192和CD40192，这两个型号的引脚完全相同，如果不考虑输入、输出电平问题则两者可以直接互换。74LS192是一种带预置的可以加、减计数（双时钟）的计数器。倒计时的电路图如图4.11所示。图4.11 采用两片74LS192构成倒计时计数器在图4.11中，两片74LS192芯片的级联，使得在时计数跳到00的时候产生一个进位脉冲，此脉冲信号输入到74LS192计数芯片的4脚，作为天计数器的个位天数倒计脉冲，天的个位倒计脉冲经过十次递减后，也将产生一个新的递减脉冲，次脉冲再输入到天倒计时计数器的十位计数器，这样就能完成天数的倒计功能。根据试验原理进行软件仿真，仿真如图4.12所示。图4.12 倒计时仿真显示结果图根据图4.12的仿真结果，可以进行硬件实验的制作，硬件实验图如图4.13所示。图4.13 倒计时硬件实验图如图4.13硬件实验图所示，当天倒计时计数器接收到一个脉冲信号的时候，天计数器的个位就会减1，同样当天十位计数器接收到一个脉冲信号的时候，同样也会减1。输出信号经过译码器的译码作用，就会将输出信号的数值显示在数码管中。4.4.3 校准电路当倒计时显示系统出现误差时，需要校准数据。本次所设计的校准电路分别实现对天、时、分的校准。因此，应截断天个位、时个位和分个位的直接计数通路，将正常计时信号与校正信号可以随时切换的电路接入其中。由于机械开关具有震颤现象，因此用RS触发器作为去抖动电路。校准电路图如图4.14所示。校时脉冲进位脉冲正常计数脉冲图4.14 校准控制电路根据图4.14所示，以分计数的校准控制电路为例，两个与非门74LS00组成的电路，本质是采用一个RS基本触发器及单刀双掷开关进行设计。开关打向上时，秒计数器向分计数器的进位脉冲作为正常的计数脉冲，分计数器实现正常计数；当开关打向下时，由定时器555产生的1Hz的基准脉冲作为校正脉冲，分计数器就自动按秒的频率计数，快速调准时间，在校正分时，当计满60时会自动向时进位，校时电路、校天电路同校分电路的原理跟结构一样。4.4.4 译码与显示电路显示译码器的作用的把计数器输出的信号转换成能驱动数码管正常显示的段信号，以获得数字显示。常选用译码器有BCD-7段高有效译码器74LS47、BCD-7段低有效译码器74LS48。数码管有共阳极数码管和共阴极数码管。使用时要注意：选用显示译码器时其输出方式必须与数码管匹配。如果7段数码管是共阳显示器，就需要选用74LS47译码器，反之，选用74LS48译码器。本次设计中采用74LS48译码器来译码和驱动，连接图如图4.15示。BI/RBO4RBI5LT3A7B1C2D6a13b12c11d10e9f15g1474LS48abfcgdeDPYLEDgnabcdefgDPY_7-SEG图4.15 74LS48与LED连接图5 软件测试在经过理论分析之后，我们将上述所分析的每个部分进行有规划的连接，并在仿真软件multisim中将脉冲信号电路、秒计数器电路、分计数器电路、时计数器电路、天计数器电路连接组成一个完整的设计图，利用仿真软件测试电路是否正确，并能在原有的电路技术基础上进行改善，实现功能更加强大的倒计时显示系统4。5.1 整体电路仿真实验把所有单元部分的电路组合成整个倒计时显示系统电路图，具体软件仿真实验如图5.1所示。（接下页图） （接上页图） （接下页图）（接上页图） 图5.1 软件仿真实验图根据图5.1所示的模拟电路进行的仿真结果可以看出，本设计的电路符合之前的设计要求，总电路由555定时器产生一个基准脉冲，输入到秒计数电路进行计数显示，当分电路出现不准确时，校准电路起到关键作用，把开关A打向下时，根据校准电路的原理，基准脉冲就输入到分计数电路，使得分计数电路的计数速度跟秒计数电路的速度一样，这样起到快速、方便的校准作用。校准时、天电路的原理跟校准分原理相同，不同之处在于，当天倒计式计数电路不准的情况下，开关C打向下的时候，天计数电路的倒计速度跟秒计数速度相同。根据软件的仿真结果，可以进行具体试验的操作，硬件试验效果如图5.2所示。图5.2 整体试验效果图结束语在毕业设计过程中，我学习到了很多经验。首先，怎么样去查阅资料，收集与毕业设计有关的知识。其次，要完成一件工作，