电子秒表系统设计（硬件设计） 电子信息工程专业毕业设计 毕业论.doc

2008届电子信息工程专业毕业设计（论文）第1章 绪 论1.1 EDA技术近年来随着电子技术的发展，现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用1。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。本文所指的EDA技术，主要针对电子电路设计、PCB设计和IC设计。EDA设计可分为系统级、电路级和物理实现级。EAD技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计1。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成1。传统设计方法花费大量时间和精力在元件选配和系统结构可行性定位上；现代电子设计方法以可编程器件为基片，使用计算机，通过软件编程对芯片的结构和数据进行构造，还可以在线进行仿真、测试和编程下载1。EDA技术与传统设计方法的相比的好处是1：1. 采用原理图、状态图和硬件描述语言（HDL）输入2. 引入了库Library3. 设计文档管理4. 强大的系统建模、电路仿真功能5. 具有自主知识产权6. 开发技术的标准化、规范化以及IP核的可利用性7. 适用于高效的自顶向下设计方法8. 全方位的利用计算机进行自动设计、仿真和测试技术、计算机边界扫描技术9. 对设计者的硬件知识和硬件经验要求低10. 高速性能好从目前的EDA技术来看，其发展趋势是政府重视、使用普及、应用文泛、工具多样、软件功能强大2。 中国EDA市场已渐趋成熟，不过大部分设计工程师面向的是PC主板和小型ASIC领域，仅有小部分（约11%）2的设计人员开发复杂的片上系统器件。为了与台湾和美国的设计工程师形成更有力的竞争，中国的设计队伍有必要购入一些最新的EDA技术2。 在信息通信领域，要优先发展高速宽带信息网、深亚微米集成电路、新型元器件、计算机及软件技术、第三代移动通信技术、信息管理、信息安全技术，积极开拓以数字技术、网络技术为基础的新一代信息产品，发展新兴产业，培育新的经济增长点。要大力推进制造业信息化，积极开展计算机辅助设计（CAD）、计算机辅助工程（CAE）、计算机辅助工艺（CAPP）、计算机机辅助制造（CAM）、产品数据管理（PDM）、制造资源计划（MRPII）及企业资源管理（ERP）等。有条件的企业可开展“网络制造”，便于合作设计、合作制造，参与国内和国际竞争。开展“数控化”工程和“数字化”工程。自动化仪表的技术发展趋势的测试技术、控制技术与计算机技术、通信技术进一步融合，形成测量、控制、通信与计算机（M3C）结构2。在ASIC和PLD设计方面，向超高速、高密度、低功耗、低电压方向发展。外设技术与EDA工程相结合的市场前景看好，如组合超大屏幕的相关连接，多屏幕技术也有所发展。 在EDA软件开发方面，目前主要集中在美国2。但各国也正在努力开发相应的工具。日本、韩国都有ASIC设计工具，但不对外开放。中国华大集成电路设计中心，也提供IC设计软件，但性能不是很强。相信在不久的将来会有更多更好的设计工具有各地开花并结果。据最新统计显示，中国和印度正在成为电子设计自动化领域发展最快的两个市场，年复合增长率分别达到了50%和30%2。 EDA技术发展迅猛，完全可以用日新月异来描述。EDA技术的应用广泛，现在已涉及到各行各业。EDA水平不断提高，设计工具趋于完美的地步。EDA市场日趋成熟，但我国的研发水平沿很有限，需迎头赶上。1.2 在系统可编程技术在系统可编程（ISP）技术及其器件是90年代迅速发展起来的一种新技术与新器件。它使我们能在产品设计、制造过程中对产品中的器件、电路板乃至整个电子系统的逻辑和功能随时进行组态或重组。采用这种器件开发的数字系统，其升级与改进是极其方便的。由于采用先进的技术，就保证了这种器件具备10000次以上的擦写能力3。高密度ISP器件像任何其它器件一样可以在印刷电路板（PCB）上处理，因此编程这种器件不需要专门的编程器和复杂的流程。编程时仅需一根接口电缆，便可将命令和数据下载到ISP器件4。采用传统的逻辑设计技术，一旦系统按要求设计完成后，若要升级，进行硬件修改，排除硬件故障，是很困难的和不经济的。然而，采用ISP器件进行设计，在设计、制造完成后，如果需要重新组态、升级，只需采用软盘升级方法，在现场就可重新组态逻辑4。在设计、开发过程中，设计的验证是必不可少的，它可以使设计者及时发现问题，并加以修正，确保最终的设计无误。ISP器件在设计完成后可立即编程，进行软件仿真，以利于及早发现设计中的问题。这种软件仿真可以非常方便地检查设计的内部节点，而测试向量和输入激励都可通过软件编程实现。 用ISP器件取代传统的标准集成电路、接口电路、专用集成电路已成为数字技术发展的趋势。在构成数字系统时，这种器件具有下述特点：由于一片ISP器件的集成规模可达数千乃至数万个PLD等效门，可以代替数十个至数百个分立器件，因此能够大大缩小硬件系统的体积、减轻重量、降低功耗；还可以提高系统的可靠性，使之易于获得高性能、具有很强的保密性；同时也可降低系统成本4。1.3 硬件设计工具设计原理图和PCB图均使用Protel 99SE软件进行设计。Protel 99SE主要应用于电子电路原理图的设计。电路板的设计和绘制以及电子电路逻辑分析和仿真等。Protel 99SE是一个基于WINDOWS平台地32位EDA设计系统,他具有丰富多样的编辑功能、强大便捷的自动化设计能力、完善有效的检测工具、灵活有序的设计管理手段,提供了极其丰富的原理图元件库、PCB元器件库以及出色的在线库编辑和库管理、良好的开放性可以兼容多种格式的设计文件。使用户可以轻松的控制电子线路设计的全过程5 。Protel 99SE 由两大部分组成：电路原理图设计（Advanced Schematic）和多层印刷电路板设计（Advanced PCB）。一般而言，设计电路板最基本的过程可以分为三大步骤。1. 电路原理图的设计电路原理图的设计主要是Protel 99SE的原理图设计系统（Advanced Schematic）来绘制一张电路原理图。在这一过程中，要充分利用Protel 99SE所提供的各种原理图绘图工具、各种编辑功能，来实现我们的目的，即得到一张正确、精美的电路原理图。原理图的设计可按下面过程来完成。（1）设计图纸大小。打开Protel 99/ Schematic后，首先要构思好零件图，设计好图纸大小。图纸大小是根据电路图的规模和复杂程度而定的，设置合适的图纸大小是设计好原理图的第一步。（2）设置Protel 99/Schematic设计环境。设置Protel 99/Schematic设计环境，包括设置格点大小和类型，光标类型等等，大多数参数也可以使用系统默认值5。（3）旋转零件。用户根据电路图的需要，将零件从零件库里取出放置到图纸上，并对放置零件的序号、零件封装进行定义和设定等工作5。（4）原理图布线。利用Protel 99/Schematic提供的各种工具，将图纸上的元件用具有电气意义的导线、符号连接起来，构成一个完整的原理图。（5）调整线路。将初步绘制好的电路图作进一步的调整和修改，使得原理图更加美观。2. 产生网络表网络表是电路原理图设计（SCH）与印制电路板设计（PCB）之间的一座桥梁，它是电路板自动的灵魂5。网络表可以从电路原理图中获得，也可从印制电路板中提取出来。3. 印制电路板的设计印制电路板的设计主要是针对Protel 99SE的另外一个重要的部分PCB而言的，在这个过程中，我们借助Protel 99SE提供的强大功能实现电路板的版面设计，完成高难度的等工作。第2章 硬件设计方案2.1 系统总体设计方案本次设计的课题是关于多功能电子秒表的系统设计，它除了具有一般的钟表的时间显示外，还集智能化、新颖化与人性化于一体。具体的要求如下：1、语音信息分17段以上，保证9站线路的语音播报信息的存储；2、通过外部的按键控制，它可以实现钟表与跑表以及时间校对的功能的切换；3、可以对时间进行校准调时。4、根据用户需要，可以对用户进行整点报时提醒，还可通过按键取消报时。5、跑表功能时，可以同时记录多人成绩。6、有加、重复、清零、录音、放音、地址选择等按键或DIP开关；7、能实现指定地址人工控制长度的录音；8、能用LED显示当前时间或者跑表的计时时间。基于以上要求，总体设计方案如下：本设计无论采用是采用单片机还是复杂可编程逻辑器件作为控制核心均可完成，但在比较了单片机和复杂可编程逻辑器件后，发现使用单片机硬件连线复杂，可靠性差，且单片机的端口数目、内部定时器和中断源的个数都有限，在实际应用中往往需要外加扩展芯片6。这无疑对系统的设计带来诸多不便。而复杂可编程逻辑器件又具有以下优点7：1规模越来越大，实现功能越来越强，同时可以实现系统集成。2研制开发费用低，不承担投片风险，使用方便。3通过开发工具在计算机上完成设计，电路设计周期短。4不需要设计人员了解很深的IC知识，EDA软件易学易用。5通过CPLD开发的系统成熟后，可以进行ASIC（专用集成电路）设计，形成批量生产。6CPLD的JTAG在系统编程能力并且充分利用了CPLD内部资源,所有控制逻辑电路均由CPLD的内部硬件电路完成,不需微处理器,因此系统硬件电路简单、调试和升级方便、可靠性高,实用性强7。故本设计采用具有在系统编程的复杂可逻辑器件来做整个系统的主控部分。其中主要控制逻辑全部由软件编写完成。硬件设计主要完成复杂可编程逻辑器件和所要控制的芯片（本设计中的语音芯片和显示芯片）的引脚连接、所要控制芯片的具体应用和电路板的制作等问题。结合以上论述，初步确定硬件设计方案如下：通过外部的按键控制，它可以实现起/停、清零、功能转换、复位；有调时、清零、录音、报时、地址选择功能，可以对秒表的时间进行校准调整，同时准确显示在LED上，通过功能准换也可以将跑表的时间显示在LED上，使用户可以一目了然。故需设立6个按键：ADD（用来实现加、正报功能）、P-N-SELECT（用来实现正反选择功能）、REPEAT（用来实现重复功能）、SUB（用来实现减、反报功能）、CLEAR（用来实现清零功能）、PLAY（录音时用来实现放音验证）、REC（用来实现录音功能）。这些按键通过复杂可编程逻辑器件产生语音芯片和显示芯片所需要的信号。按照系统功能的要求，初步确定硬件由按键输入模块、时钟模块、编程下载接口模块、主控模块、报时模块、录音模块、显示模块组成。系统由主控模块控制，从有源晶振获得4MHZ的时钟信号，送至主控模块中；该时钟信号经主控模块进行相关操作后，可产生去抖动按键的50Hz信号和延时用的1kHz信号，用来触发语音芯片，使语音芯片执行相关的操作。若按下键则触发主控模块中由软件设计的相关部分，产生一个下降沿，进而改变输入语音芯片A0A7的地址和语音芯片的PLAYE端口，语音芯片根据输入的地址进行寻址播报。系统采用复杂可编程逻辑器件控制语音芯片来实现语音报站的功能。事先将语音信息录入芯片中，编写VHDL程序，根据按键信息，来确定所在站次，从而确定调用的语音芯片中录音的地址，调用相应语音信息，从而正确报出站名，并进行LED显示。VHDL程序对语音芯片的控制是通过下载电缆下载到CPLD芯片中实现的。由系统主控模块产生的BCD信号用来控制显示模块，使得系统按站点进行显示。系统工作过程如下：多功能电子秒表一般情况下处于时钟状态用来提供时间显示。当显示的时间不对时，按功能转换键KEY1,使其在XX状态，即为调时状态，按KEY0键来选择分或者小时。按KEY3来分别对时钟进行较时，然后再按KEY1键,使其在XX状态即时钟状态即可。当需要其为跑表功能时，再按功能转换键KEY1,使其在XX状态。按下KEY2键，跑表开始计时，按下key键，计时暂停，再按下该键，继续计时。再按下KEY2键，计时停止。而多功能电子秒表的整点报时是用一个开关来控制。当开关闭合时，可以实现整点报时，当断开开关时，则取消整点报时功能。整点报时是由语音芯片提供。主控模块在产生使得语音芯片调用语音信息信号的同时，通过软件编程也将产生使得显示模块显示的信号，使得秒表系统按整点所报的时间将其显示出来。2.2 器件选择方案本章前一节简要概述了本课题的总体设计方案，本节将从器件选择方面对系统的设计方案进行详细说明。2.2.1 复杂可编程逻辑器件的选择1. 各公司复杂可编程逻辑器件的特点（1）Lattice公司的在系统可编程芯片的特点Lattice公司是较早利用E2COMS技术制造可编程逻辑器件的公司之一，是世界上第一片GAL的研制者。该公司在CPLD的研制方面也取得很大进展，特别是于1991年发明并率先推出在系统可编程（ISP）技术，开拓了新一代的PLD器件。Lattice公司的可编程逻辑器件主要包括：高密度可编程逻辑器件ispLSI和ispMACH、低密度可编程逻辑器件ispGAL等系列产品。Lattice公司于20世纪90年代初推出的高性能大规模可编程逻辑器件，集成度在100025000门，管脚到管脚（Pin-to-Pin）延时最短可达3.5ns，系统工作速度最高可达180MHz。器件具有在系统可编程能力和边界扫描能力，适合在计算机、仪器仪表、通信设备、雷达、DSP系统和遥测系统中使用7。 ispLSI1000/E系列器件是通用器件。该系列器件的集成度较高，性能价格比高，适合在一般的数字系统中使用，用于实现控制器、译码器等功能7。（2）Altera公司的在系统可编程芯片的特点Altera公司的MAX系列产品基本上属于CPLD结构。它的内部连线均采用集总式互联通路结构，即利用同样长度的一些连线实现逻辑之间的互联，任意两逻辑单元之间的延时是相等并可预测的。A1tera公司的FLEX系列芯片同时具有FPGA和EPLD两种结构的优点，得到较广泛的应用。其中MAX7000系列采用增强型可编程连线阵列，可用门为6005000个，具有32256个宏单元和36164个用户I/O引脚，采用E2PROM工艺8。 考虑成本问题，设计原打算选择ISPLSI 1032E芯片，该芯片是美国Lattice半导体公司研制的新一代复杂可编程逻辑器件CPLD，是目前市场上功能较强、产品性能优良、开发设计方便易用的可编程逻辑器件之一8。它的编程采用了在系统可编程（ISP）技术。但是ISPLSI 1032E芯片的延时不易于控制，但我们的系统对延时要求较高，而Altera公司的在系统可编程芯片EPM7128SLC84-15的延时比较稳定，同时学校实验室关于Altera公司的软件设计技术较成熟。最后本设计选择了Altera公司的在系统可编程芯片EPM7128SLC84-15。它的优点是基于 E2PROM，可以通过 JTAG 口进行在线编程，设计者可将设计内容从 PC 机上通过下载电缆和 JTAG 口对 EPM7128SLC84-15 进行多次修改，它有多达68个I/O 引脚可供编程使用，方便系统扩展存储空间和外设8。 下面具体介绍EPM7128SLC84-15。2. EPM7128SLC84-15主要性能参数（1）以第二代多阵列矩阵（MAX）结构为基础，是一种高性能CMOS E2PROM器件； （2）通过JTAG（Joint Text Action Group联合测试组）接口可实现在线编程（ISP），本设计中提供JTAG接口； （3）逻辑密度为2500个可用编程门电路，128个宏单元； （4）有68条可编程I/O口，TTL逻辑电平为5V或3V； （5）引脚到引脚的逻辑延时为5.0ns，计数器工作频率可达到151.5MHz； （6）有集电极开路选择，可编程宏单元触发器，具有专有的清除（clear）、时钟（clock）、输出使能（OE）控制； （7）与不同电源电压的系统接口，VCCIO引脚用于输出缓冲器接到5V电源时，输出电平与5V电源兼容，VCCIO引脚用于输出缓冲器接到3.3V电源时，输出电平与3.3V电源兼容，VCCINT用于内部电路和输入缓冲器； （8）包括一个为保护设计者所有权而设的可编程加密位,全面保护专利设计，防止程序被复制和读出；（9）工作电压：5V ；（10）封装： 本设计采用PLCC84封装形式（这里只介绍PLCC封装，有其它封装形式） ；（11）I/O数： 64 ；（12）宏单元 128 ；（13）器件可选择开漏输出； （14）可编程的节点模式，每个宏单元可节省50的功率； （15）可配置的扩展乘积项分配，允许每个宏单元拥有多达32个乘积项； （16）编程下载电缆：BitBlasterTM串行下载电缆， ByterBlasterMVTM并行口下载电缆（常用） MasterBlasterTM串行通用串行总线（USB）下载电缆8。3. EPM7128SLC84-15引脚说明EPM7128SLC84-15各管脚功能如表2.1所示，其引脚图如图2.1所示8。图2.1 EPM7128SLC84-15引脚图表2.1 EPM7128SLC84-15各管脚功能表名称管脚功能I/O441、4465、67、68、69、70、7381 输入/输出端口INPUT/OE2/GCLK22输入/输出使能信号/时钟VCC3、13、26、38、43、53、66、78电源端GND7、19、32、42、47、59、72、82接地端INPUT/OE184输入/输出使能信号INPUT/GLCR1输入/清除TDI14isp编程信号控制线/专用输入TMS23isp编程信号控制线/专用输入TCK62isp编程信号控制线/专用输入TDO71isp编程信号控制线/专用输入图2.2 Max7000系列84引脚PLCC封装芯片的管脚焊接点排列在本设计中不管是制作实验板还是PCB板，都要严格遵守图2.2芯片的管脚焊接点排列情况。芯片放入底座后形式如下图所示：图2.3器件放入PLCC座中的正视图4. EPM7128SLC84-15内部结构说明9图2.4 EPM7128SLC84-15器件结构图如图2.4所示，EPM7128SLC84-15内部结构由8个相似的逻辑阵列块（Logic Array Block,LAB）、一个可编程内连矩阵（PIA）和多个输入/输出控制块(I/O Block)组成9。主要包括：（1）逻辑阵列块（Logic Array Blocks，LAB）；（2）宏单元（Macro Cells）；（3）扩展乘积项（共享和并联）（Expender Product Terms）；（4）可编程连线阵列（Programmable Interconnect Array，PIA）；（5）I/O控制块（I/O Control Blocks）。 每个器件包含了4个专用输入，即可用作通用输入，也可作为每个宏单元和I/O引脚的高速、全局控制信号，如时钟（Clock）、清除（Clear）和输出使能（OE）。下面我们对这5部分分别加以阐述9。（1）逻辑阵列块 EPM7128SLC84-15芯片的结构主要由逻辑阵列块（LAB）和它们之间的连线构成。每个逻辑阵列块由16个宏单元组成，多个LAB通过可编程连线阵列（PIA）和全局总线连接在一起。全局总线由所有的专用输入、I/O引脚和宏单元馈给信号。LAB的输入信号有：来自PIA的36个信号；全局控制信号；I/O引脚到寄存器的直接输入通道9。（2）宏单元 EPM7128SLC84-15芯片宏单元由逻辑阵列、乘积项选择矩阵和可编程触发器3个功能块组成。 逻辑阵列实现组合逻辑功能，给每个宏单元提供5个乘积项。“乘积项选择矩阵”分配这些乘积项作为到“或”门和“异或”门的主要逻辑输入，以实现组合逻辑函数；或者把这些乘积项作为宏单元中触发器的辅助输入，即清除、置位、时钟和时钟使能控制。每个宏单元的一个乘积项可以反相后回送到逻辑阵列。这个“可共享”的乘积项能够连接到同一个LAB中任何其他乘积项上。利用MAX+plus开发工具按设计要求自动优化乘积项的分配。 宏单元中的触发器可以单独地编程为具有可编程时钟控制的D触发器、T触发器、RS触发器或JK触发器工作方式。另外，也可以将触发器旁路，实现组合逻辑功能。每个触发器也支持异步清除和异步置位功能，乘积项选择矩阵分配乘积项去控制这些操作。虽然乘积项驱动触发器的置位和复位信号是高电平有效，但是在逻辑阵列中可将信号反相，得到低电平有效的控制。此外，每个触发器的复位功能可以由低电平有效的、专用的全局复位引脚GCLRn信号提供。在设计输入时，用户可以选择所希望的触发器，然后MAX+plus开发工具对每一个寄存器功能选择最有效的触发器工作方式，以使设计所需要的资源最少。（3）扩展乘积项 大多数逻辑函数虽然能够用宏单元中的5个乘积项来实现，但某些逻辑函数较为复杂，要附加乘积项。为提供所需的逻辑资源，不需利用另一个宏单元，而是利用EPM7128SLC84-15芯片结构中共享和并联扩展乘积项，作为附加的乘积项直接送到LAB的任意宏单元中，在逻辑综合时，利用扩展项可保证用尽可能少的逻辑资源实现尽可能快的工作速度。 共享扩展项在每个LAB中有16个扩展项。它是由宏单元提供一个未使用的乘积项，并把它们反馈到逻辑阵列，便于集中管理使用。每个共享扩展乘积项可被LAB内任意（或全部）宏单元使用和共享，以实现复杂的逻辑函数。（4）可编程连线阵列 通过PIA的可编程布线通道，把多个LAB相互连接，构成所需的逻辑。它能够把器件中任何信号源连接到目的地。所有的专用输入、I/O引脚的反馈、宏单元的反馈均连入PIA中，并且布满整个器件。EPROM单元控制2输入“与”门的一个输入端，以选择驱动LAB的PIA信号。 可编程连线阵列的延时是固定的，因此，PIA消除了信号之间的时间偏移，使得时间性能容易预测。（5）I/O控制块 I/O控制块允许每个I/O引脚单独地配置成输入、输出或双向工作方式，所有I/O引脚都有一个三态缓冲器。它的使能端由OE1n，OE2n及VCC，GND信号中的一个控制。该I/O控制块由两个全局输出使能信号OE1n，OE2n来驱动。当三态缓冲器的控制端接到地（GND）时，其输出为三态（高阻态），而且I/O引脚可作为专用输入端使用；当三态缓冲器的控制端接到电源（VCC）时，I/O引脚处于输出工作方式8。5EPM7128SLC84-15的编程接口为了使得整个系统便于更新和程序下载，系统为在系统可编程芯片外接了一个ISP的接口。对MAX7000系列器件进行编程要具备以下三个条件9：(1)编程电缆；(2)PC机；(3) MAX7000系列器件下载软件。图2.5是EPM7128SLC84-15器件与下载电缆的插座连线图，该插座安装在用户PCB板上，用于连接下载线缆和复杂可编程逻辑器件EPM7128SLC84-15。9图2.5 ISP插座接线图2.2.2 语音芯片的选择ISD1400系列语音芯片目前已被用于微型固体录音机、通讯、电话、车船、飞机黑匣子、有声电子信函、语音信箱、高级玩具等。本设计选择的ISD1420单片语音录放芯片也使ISD1400系列的一种。ISD1420与计算机、CPLD相结合，应用前景十分广阔。ISD1420可分段存贮20秒语音信息，按每秒钟可读3个汉字计算，20秒可分段贮存609多个汉字语音10。将ISD1420的A0A7与CPLD的I/O口连接，这样可单独提取160段语音信息，并在软件的支持下可自动组合成若干段完整的长短语句。例如在ISD1420中分段存入“解放碑”、“两路口”“下一站”等语音信息，在CPLD的控制下，通过与显示电路配接，便可制成语音报站系统。此外，还可以开发出“会说话的电子称”、“出租车自动语音报价器”、“多路语音报警系统”等新颖电子电器产品。以下将详细介绍ISD1420语音芯片的功能特性和应用方法。1. ISD1420芯片功能特性10ISD1420为美国ISD公司出品的单片语音录放电路。内部电路由振荡器、语音存储单元、前置放大电路、抗干扰滤波器和输出放大器组成10。最小的录放系统仅由一个麦克风、一个喇叭、两个按钮、一个电源和少数电阻电容组成。录音内容存入E2PROM永久存储单元，具有零功率信息存储功能，这个独一无二的方法是借助于美国ISD公司的专利直接模拟存储技术（DAST TM）实现的。利用它，语音和音频信号被直接存储，以其原本的模拟形式进入E2PROM存储器。直接模拟存储允许使用一种单片固体电路方法完成其原本语音的再现，不仅语音音质优美，而且具有断电语音保护功能10。ISD1420采用CMOS技术，内含振荡器，话筒前置放大、自动增益控制、防混淆滤波器、扬声器驱动及E2PROM阵列10。在录放音操作结束后，芯片自动进入低功耗节电模式，功耗仅为0.5A。芯片采用多电平直接模拟量存储技术，每个采样直接存储在片内单个E2PROM单元中，能够非常真实、自然的再现语音、音乐、音调的效果，避免了一般固体录音电路因量化和压缩造成的量化噪声和“金属声” 10。此外，E2PROM单片可反复录音十万次。（1）特点10：所需外围元件少，电路简单，操作方便。采用直接模拟量存贮技术DAST（Direct Analog Strorage Technology），再现优质原声，没有常见的背景噪声。零功率信息存贮，省掉备用电源。信息可保存10年以上，可反复录放达10万次之多。语音固化无需专用编程或开发装置。较强的选址能力，可把存储器分成160段来进行管理。具有自动省电模式，此时仅需0.5A的保持电流。单一电源供电。（2）电气特性10：工作电压VDD：5V.静态电流ISTB：典型值 0.85A，最大值为2A.工作电流IOP：典型值15mA,最大值30mA102 引脚功能说明下图为ISD1420的引脚图10图2.6 ISD1420引脚图表2.2各管脚功能表名称管脚功能名称管脚功能A0A516地址ANA OUT21模拟输出A6、A79、10地址（MSB）ANA IN20模拟输入VCCD28数字电路电源AGC19自动增益控制VCCA16模拟电路电源MIC17麦克风输入VSSD12数字地MIC REF18麦克风参考输入VSSA13模拟地PLAYE24放音（边沿触发）SP+、-14、15喇叭输出+、-REC27录音XCLK26外接定时器（可选）RECLED25发光二极管接口NC7、8、11、22空脚PLAYL23放音（电平触发）各管脚功能描述如下10：（1）A0A7：地址输入端。ISD1420除A3外，其余均为空脚(NC)。ISD1420的地址输入端具有两个功能：作为信息地址线用(A6或A7为低电平)；作为操作模选择用(A6和A7均为高电平)。（2）MIC：驻极体话筒输入端。此端内置片内前置放大器。片内自动增益控制电路（AGC）将前置增益控制在-15 至 24dB。驻极体话筒通过电容C将音频信号耦合到该输出端，C的电容值与该端内阻(10K)决定ISD1420通频带下限频率。（3）MIC REF：驻极体话筒参考输入端。此端是前置放大器的反向输入。当以差分形式连接话筒时，可减小噪声，提高共模抑制比。（4）ANA IN：模拟信号输入端。该端经C、R与ANA OUT端相连，语音通频带下限频率取决于C、R和该端输入阻抗(2.7k)，除MIC端，该端亦可作为模拟信号输入端。（5）ANA OUT：来自驻极体话筒的输入信号被放大输出至该端，前置放大器的电压增益取决于AGC电平，对于小信号输入电平，其最大增益为24dB。（6）AGC：自动增益控制端。AGC可动态地调整前置放大器增益，而且可扩展加大MIC输入端的非失真信号的范围。AGC的响应时间是由AGC内阻抗(5k)和外部电容C来决定的；释放时间是C和R的RC时间常数决定的。（7）SP、SP：喇叭输出端。该端可直接驱动16以上喇叭，可利用单端输出驱动喇叭，也可采用双端输出驱动喇叭。双端输出信号的功率是单端的四倍。单端输出则需要该脚与喇叭之间串接100F的交流耦合电容。（8）XCLK：外接时钟振荡端。该端在实际应用中通常接地，芯片内部的采样时钟在出厂前已调校， 保证了标称的最小录音时间。商业级芯片在整个温度各电压范围内，频率变化在+2.25%内,并保证最小录放时间，所以有些芯片的录放时间比标称的值稍大。工业级芯片在整个温度和电压范围内， 频率变化在+5%内，建议使用稳压电源。如果需要更高的计时精度，该端可外接时钟电路。（9）RECLED：发光二极管接口。当录音时，该端输出低电平，发光二极管LED亮。当录音停止或存储器录满时，LED熄灭。（10）PLAYE：边沿触发放音控制端。当该端输入一低脉冲，电路即进入放音状态，直到结束，电路自动进入准备状态。（11）PLAYL：电平触发放音控制端。当该端电平变低并保持，电路进入放音状态，放音结束后电路进入准备状态。注： 放音过程中当遇到 EOM 或内存结束时，如果/PLAYE 或/PLAYL 仍处在高电平，芯片虽然也进入准备状态（内部震荡器和时钟停止工作），但是由于芯片没有对/PLAYE 和/PLAYL 的上升沿进行消颤，随后在这两个引脚 上出现的下降沿（例如释放按键时的抖动）都会触发放音。 （12）REC：录音触发端。录音期间该端必须一直保持低电平才有效。REC键优先于PLAYE或PLAYL其中一个放音键。如果在放音期间，遇REC接低电平，放音立即停止，自动进入录音状态。（13）VSSD、VSSA：数字地和模拟地。芯片内部的模拟和数字电路也使用不同的地线。（14）VCCD、VCCA：数字电路电源正端和模拟电路电源正端。芯片内部的模拟和数字电路使用不同的电源总线，并且分别引到外封装上，这样可使噪声最小。模拟和数字电源端最好分别走线，尽可能在靠近供电端处相连，而去耦电容应量靠近芯片。3. ISD1420的操作模式ISD1420地址输入端具有双重功能，根据地址中的A6、A7的电平状态决定A0A7的功能。如果A6、A7有一个低电平，A0A7输入全解释为地址位，作为起始地址用，此时地址线仅作为输入端，在操作过程中不能输出内部地址信息。根据PLAYE、PLAYL或REC的下降沿信号，地址输入被锁定。如果A6、A7同为高电平时，它们即为模式位。 使用操作模式有两点要注意10：（1）所有初始操作都是从0地址开始。0地址是ISD1420存储空间的起始端，后面的操作可模拟模式的不同，而从不同的地址开始工作。当电路中录放音转换将进入省电状态时，地址计数器复位为0。（2）当PLAYE、PLAYL或REC变为低电平，同时A6、A7为高电平时，执行地址线所对应的操作模式。这种操作模式一直执行到下一个低电平控制输入信号出现为止。表2.3 操作模式简表操作模式可以与微控制器一起使用，也可用硬件连线得到所需系统操作。A0：信息检索（仅用于放音工作状态）。不知道每个信息的实际地址，A0使操作者快速检索每条信息，A0每输入一个低脉冲，可使利内部地址计数器跳到下一个信息。这种模式仅用于放音工作，通常与A4操作同时应用。A1：用于删除EOM标志（仅用于录音工作状态）。A1可使录入的分段信息成为连续的信息，使用A1可删除掉每段中间信息捷的EOM标志，仅在所有信息后留一个EOM标志。当这个操作模式完成时，录放的所有信息就作为一个连续的信息放出。A3：用于循环重放信息（仅用于放音工作状态）。A3可使存于存储空间始端的信息自动地连续重放。一条信息可以完全占满存储空间，那么循环就可以众头至尾进行工作，并由始至终反复重放。A4：连续寻址。在正常操作中，当一个信息放完，遇到一个EOM标志时，地址计数器就会复位。A4可防止地址计数器复位，使得信息连续不断地放出。当芯片既非录音又非放音时，将 A4 短暂拉低可使地址计数器复位为 0。A2、A5：未用。4. 典型应用电路图 图2.7 典型应用电路图上图是ISD1420典型应用电路图，图中的“PLAYL”、“PLAYE”键只需选接一个即可，地址输入端A0A7有效值范围为0000000010011111,这表明最多可被划分为160个存贮单元，可录放多达160段语音信息。由A0A7决定每段语音的起始地址，而起始地址又直接反映了录放的起始时间。 图2.8为 ISD1420分段原理图 12：图2.8 ISD1420分段原理图 图中A0A2置为低电平，此时电路共分为四段。A3A7平时通过电阻R6R13接至高电平，如果要将某一地址置低电平时，则在该位与地之间接一个隔离二极管。图5中的各段的起始地址和时间安排如下： 第一段语音从0秒开始，地址设置为00000000；第二段语音从2秒开始，地址设置为00010000；第三段语音从5秒开始，地址设置为00100000；第四段语音从12秒开始，地址设置为01010000； 实际应用时，可根据每段语音的起始时间，自行设置相应的A0A7组合。录放时，将S5打致“REC”，再按住S1，LED亮就开始录音，录音时间致2秒时就必须松一下S1,否则下一段无效。录制其它段的方法相同。分段放音时，先将S5打向“PLAY”，中需按下相应的S1S4键就可以播放出不需要接编码隔离二极管，地址输入端A0A7直接连CPLD控制芯片、计算机的I/O口。2.2.3 音频功率放大器的选择为了使系统报站时语音清晰响亮，本设计增加了音频功率放大器LM386。LM386是美国国家半导体公司生产的音频功率放大器，为使外围元件最少，电压增益内置为20。但在1脚和8脚之间增加一只外接电阻和电容，便可将电压增益调为任意值，直至20013。输入端以地位参考，同时输出端被自动偏置到电源电压的一半，在6V电源电压下，它的静态功耗仅为24mW,使得LM386特别适用于电池供电的场合。 LM386的封装形式有塑封8引线双列直插式和贴片式13。 LM386的外形和引脚的排列如图所示13。引脚2为反相输入端，3为同相输入端；引脚5为输出端；引脚6和4分别为电源和地；引脚1和8为电压增益设定端；使用时在引脚7和地之间接旁路电容，通常取10F。图2.9 LM386的引脚图LM386的电路特性12： （1）静态功耗低，约为4mA,可用于电池供电； （2）工作电压范围宽，4-12V 或者5-18V。 LM386-1和LM386-3的电源电压为412V，LM386-4的电源电压为518V，本设计选用的是LM386-1；（3）外围元件少；（4）电压增益可调，20-200；（5）低失真度。 LM386的典型应用电路按不同的放大增益有许多种，本设计中选择了使用器件最少的应用电路，在这种应用电路下，其放大增益为20，如下图所示13。图2.10 LM386典型应用电路2.2.4 显示芯片的选择本设计中需要按站显示站点，故需要设置简单的显示模块。显示模块中需要对主控模块产生的二进制地址进行译码。结合课题的要求和芯片的具体功能本设计选CD4511（七段码十六进制锁存译码驱动芯片）进行译码，选择LED七段显示器(共阴)进行显示。以下将详细介绍CD4511和LED七段显示器的性能14。1. CD4511CD4511能将四位二进制数编码转换为七段LED显示器的字段码，同时具有锁存和驱动能力。图2.11为CD4511的引脚图14。图2.11 CD4511引脚图其中，A、B、C、D 为BCD码输入端。BI（4脚）：消隐输入控制端。当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。LT（3脚）：测试输入端。当BI=1，LT=0 时，译码输出全为1，不管输入ABCD状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。LE：锁定控制端。当LE=0时，允许译码输出；LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。 CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作。图2.12 CD4511逻辑图CD4511真值表如下14：表2.4 CD4511真值表2. LED七段显示器(共阴)LED显示器是由发光二极管作为为显示字段的数码显示器件，图2.13为一位LED显示器的外形和引脚图，其中七只发光二极管(ag七段)构成字型“8”，另外还有一只发光二极管dp作为小数点。 当显示器的某一段发光二极管通电时，该段发光，例如，使b、c、f、g这4段发光二极管通电，则显示字符“4”。LED显示器外形和引脚见图2.1314。图2.13 数码管外形和引脚 LED显示器有共阴极和共阳极两种结构，下面只介绍共阴极结构。如图2.14，在共阴极结构中，各段发光二极管的阴极连在一起，将此公共点接地，某一段发光二极管的阴极为高电平时，该段发光。 共阴极字段码LED显示09某个字符时，则要求在adp送固定的字段码，如要使LED显示“0”,则要求a、b、c、d、f各引脚为高电平，g和dp为低电平，字段码为“3fh” 。dp g f e d c b a 0 0 1 1 1 1 1 1 3fh 共阴极字符09七段码如下： 字符： 0 1 2 3 4 5 6 7 8 9 字段码：3fh 06h 5bh 4fh 66h 6dh 7dh 07h 7fh 6fh图2.14 共阴极结构2.2.5 晶振的选择本课题中选择了4脚有源晶振。具体原因如下。首先我们来了解一下有源晶振和无源晶振的区别14。1.无源晶振是有2个引脚的无极性元件，需要借助于时钟电路才能产生振荡信号，自身无法振荡起来 。无源晶振需要用片内的振荡器，无源晶振没有电压的问题，信号电平是可变的，也就是说是根据起振电路来决定的。 2.有源晶振有4只引脚，是一个完整的振荡器，其中除了石英晶体外，还有晶体管和电容元件 ,不需要片内振荡器，信号质量好，比较稳定，而且连接方式相对简单,不需要复杂的配置电路。 有源晶振和无源晶振的选择依据主要看晶振应用到的电路，如果有时钟电路，就用无源，否则就用有源。有源晶振是要外加电源的,而且不用外加电容,它的输出信号比较的强,一般用示波器是可以明显的看到的.无源的晶振不要外加电源,但是必须使用两个合适的电容,这个比较的麻烦,如果电容不对应的话,晶振很可能不工作,而且信号不是很强,用示波器看的话,示波器的管脚接上去晶振可能就不工作了,所以晶振到底是否工作不好判断。如果要求系统比较稳定的话,如CPLD、FPGA的晶振最好使用有源晶振是比较的合适的。所以在本设计中选择了4脚有源晶振。 本课题中4脚有源晶振的接法是有个点标记的为1脚，按逆时针（管脚向下）分别为2、3、4。 4脚有源晶振通常的用法：1脚悬空，2脚接地，3脚接输出，4脚接电压。 2.3 元件清单结合以上对主要芯片和主要芯片典型应用电路的论述，本课题器件选择方案如下： EPM7128SLC84-15CPLD 14MHZ晶体振荡器11 MHZ晶体振荡器 1ISD1420单片20秒高保真语音录放芯片 1话筒1CD4511 BCD-七段显示译码器(共阴) 6 LED七段显示器(共阴)6 IDC10 isp插座1 DIP14插座1 DIP16插座2 DIP28插座1 PGA8