EDA测试(银行叫号机设计).doc

北华航天工业学院教案教研室：电工电子基础 授课教师：李国洪课程名称EDA技术与实践课次2主 要 教 学 内 容时间分配第二章 可编程逻辑器件与数字系统的设计第一节 可编程逻辑器件概述一、编程逻辑器件的发展与应用二、复杂可编程逻辑器件（CPLD）的基本原理三、现场可编程门阵列（FPGA）的基本原理四、在系统可编程（ISP）技术与ispLSI逻辑器件五、CPLD和FPGA的选用1030201020教学目的掌握可编程逻辑器件（CPLD）及现场可编程门阵列（FPGA）的基本原理；了解Altera系列器件的性能特点。教学重点可编程逻辑器件（CPLD）及现场可编程门阵列（FPGA）的基本原理。教学难点数字系统的设计方法教学方法使用教具讲授（无使用教具）拟留作业自拟授课总结第二章 可编程逻辑器件与数字系统的设计本章首先简单介绍了可编程逻辑器件的基本原理及常用的器件特性;在第三节简述了基于可编程逻辑器件的数字系统设计的基本方法，使读者在了解可编程逻辑器件的基础上掌握先进的自顶向下的数字系统设计方法。第一节 可编程逻辑器件概述一、可编程逻辑器件的发展与应用 1PLD发展历程 PLD的发展经历了以下三个主要发展阶段：（1）早期的可编程逻辑器件，如PROM、EPROM和E2PROM三种。由于结构的限制，它们只能完成简单的数字逻辑功能。（2）结构上稍为复杂的可编程芯片，即为PLD，设计者可以将多个中小规模器件的功能集成到一个或几个PLD中。（3）CPLD和FPGA，它们可以实现较大规模的电路，可以替代几十甚至上百块通用IC芯片，具有可编程和实现方案容易改动的特点。2PLD的编程技术 （1）熔丝(Fuse)和反熔丝(Anti-fuse)编程技术熔丝编程技术是用熔丝作为开关元件，这些开关元件平时（在未编程时）处于连通状态，加电编程时，在不需要连接处将熔丝熔断，保留在器件内的熔丝模式决定相应器件的逻辑功能。反熔丝编程技术也称熔通编程技术，这类器件是用逆熔丝作为开关元件。这些开关元件在未编程时处于开路状态，编程时，在需要连接处的逆熔丝开关元件两端加上编程电压，逆熔丝将由高阻抗变为低阻抗，实现两点间的连接，编程后器件内的反熔丝模式决定了相应器件的逻辑功能。 （2）浮栅型电可写紫外线擦除编程技术浮栅管相当于一个电子开关，加电写入，电压脉冲消除后，浮栅上的带电粒子可以长期保留；当浮栅管受到紫外光照射时，擦除所记忆的信息，而为重新编程做好准备。（3）浮栅型电可写电擦除编程技（E2PROM） 编程和擦除都是通过在漏极和控制栅极上加入一定幅度和极性的电脉冲来实现，可由用户在“现场”用编程器来完成。（4）SRAM编程技术 与浮栅型熔丝结构基本相同。3基于EDA的CPLD/FPGA应用CPLD/FPGA产品在工控、智能仪表、通信和军事上有特别用途。二、复杂可编程逻辑器件（CPLD）的基本原理 1可编程逻辑阵列（LAB） 可编程逻辑阵列又若干个可编程逻辑宏单元（Logic Macro Cell，LMC）组成， LMC内部主要包括与阵列、或阵列、可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。 2可编程I/O单元（IOC）CPLD的I/O单元（Input/Output Cell，IOC），是内部信号到I/O引脚的接口部分。根据器件和功能的不同，各种器件的结构也不相同。由于阵列型器件通常只有少数几个专用输入端，大部分端口均为I/O端，而且系统的输入信号通常需要锁存。因此I/O常作为一个独立单元来处理。3可编程内部连线（PIA）可编程内部连线的作用是在各逻辑宏单元之间以及逻辑宏单元和I/O单元之间提供互连网络。各逻辑宏单元通过可编程连线阵列接收来自输入端的信号，并将宏单元的信号送目的地。这种互连机制有很大的灵活性，它允许在不影响引脚分配的情况下改变内部的设计。三、现场可编程门阵列（FPGA）的基本原理 1可编程逻辑块（CLB） 主要由逻辑函数发生器、触发器、数据选择器等电路组成。2输入/输出模块（IOB）IOB主要由输入触发器、输入缓冲器和输出触发/锁存器、输出缓冲器组成，每个IOB控制一个引脚，它们可被配置为输入、输出或双向I/O功能。3可编程互连资源（PIR）PIR由许多金属线段构成，这些金属线段带有可编程开关，通过自动布线实现各种电路的连接。实现FPGA内部的CLB和CLB之间、CLB和IOB之间的连接。四、在系统可编程（ISP）技术与ispLSI逻辑器件在系统可编程技术（In System Programmability，ISP）是指不需要使用编程器，只需要通过计算机接口和编程电缆，直接在用户自己设计的目标系统中或线路板上，为重新构造设计逻辑而对器件进行编程或反复编程的能力。五、CPLD和FPGA的选用 从以下几个方面进行选择：1逻辑单元CPLD中的逻辑单元是大单元，通常其变量数约2028个。FPGA逻辑单元是小单元，其输入变量数通常只有几个，2内部互连资源与连线结构 FPGA单元小、互连关系复杂，所以使用的互连方式较多。CPLD不采用分段互连方式，它使用的是集总总线。3编程工艺CPLD属于只读（ROM）型编程，可以反复编程，但它们一经编程，片内逻辑就被固定，如果数据改变就要进行重新擦写。FPGA芯片采用RAM型编程，功耗低，但掉电后信息不能保存，必须与存储器联用。每次上电时须先对芯片配置，然后方可使用。4