上海交通大学“计算机组成与系统结构”试卷8(附答案).doc

一 选择题（50分，每题2分，正确答案可能不只一个，可单选或复选）1. 计算机的专用和通用是根据计算机的 来划分的。ABCDA效率B速度C价格D运行的经济性和适应性2. 1958年开始出现的第二代计算机，使用 作为电子器件。AA晶体管B电子管C大规模集成电路D超大规模集成电路3. 冯诺依曼计算机体系结构的主要特点是 。BCA硬布线B使用二进制数C存储程序D存储数据4. 适配器的作用是保证 用计算机系统特性所要求的形式发送或接收信息。AA. I/O设备B. 控制器C. 寄存器D. 存储器5. 在计算机系统的层次结构中，属于硬件级的是 。ADA微程序设计级B高级语言级C汇编语言级D 机器语言级6. 一种 可以采用多种不同的 。BA计算机组成、计算机体系结构B计算机组成、计算机实现C计算机实现、计算机体系结构D计算机实现、计算机组成7. 为了提高浮点数的表示精度，当尾数不为 时，通过修改阶码并移动小数点，使尾数域的最高有效位为 ，这称为浮点数的规格化表示。BA. 0、0B. 0、1C. 1、0D. 1、1 8. 在定点二进制运算器中，减法运算一般通过 来实现。DA 原码运算的二进制减法器 B 补码运算的二进制减法器C 补码运算的十进制加法器 D 补码运算的二进制加法器9. MOS半导体存储器中， 可大幅度提高集成度，但由于 操作，外围电路复杂，速度慢。CA. DRAM、读写B. SRAM、读写C. DRAM、刷新D. SRAM、刷新10. Cache的功能由 实现，因而对程序员是透明的。BA. 软件B. 硬件C.固件D. 软硬件11. 虚拟地址空间的大小实际上受到 容量的限制。CA. 逻辑存储器B. 内存储器C. 辅助存储器D. 主存储器12. 指令格式就是 用二进制代码表示的结构形式。DA. 操作码B. 地址码C. 数据字D. 指令字13. 寄存器堆栈是 中设置的一组专门用于堆栈的寄存器。AA. CPUB. 高速缓冲存储器C. 主存储器D. 辅助存储器14. CPU的基本功能包括 。ABCDA 指令控制B 操作控制C 时间控制D 数据加工15. 在CPU中，程序计数器用来保存 。DA当前指令B当前指令的地址C下一条指令D下一条指令的地址16. 状态条件寄存器（PSW）通常保存 和运算结果为负标志。ABCDA运算结果进/借位标志B运算结果溢出标志C运算结果为零标志D运算结果符号标志17. 是取出并执行一条指令的时间。AA指令周期B CPU周期C机器周期D时钟周期18. 在计算机中, 一般都采用异步控制方式，以保证执行时的高速度。ABCDA CPU对主存的读取B CPU对主存的写入C输入设备与主存的数据交换D输出设备与主存的数据交换19. 硬布线控制器的特点是。ABCA设计非常复杂，且代价很大B调试非常复杂，且代价很大C速度较快，主要取决于逻辑电路的延迟D速度较慢，主要取决于逻辑电路的延迟20. 广义地讲，并行性中的并发性是指两个以上事件在 发生。CA. 同一时刻B. 不同时刻C. 同一时间间隔内D. 不同时间间隔内21. 一个计算机系统可以在不同的并行等级上采用流水线技术。按照流水的级别，流水线可分类为 。ABCDA算术流水线B指令流水线C处理机流水线D宏流水线22. 流水CPU通常由 等几个部分组成，这几个功能部件可以组成一个多级流水线。BCDA多体交叉存储器B指令部件C指令队列D执行部件23. 奔腾CPU的大多数简单指令用硬布线控制实现，在1个时钟周期内执行完毕。而对于用微程序实现的指令，也在 个时钟周期内执行完毕。CDA. 0B. 1C. 2D. 324. 为了解决多个主设备同时 总线 权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。DA 共享、所有B 共享、控制C 竞争、所有D 竞争、控制25. 从执行程序的角度看，最低等级的并行是 并行。AA 指令内部B 指令级C 过程级D 程序级二 简答题（20分，每题4分）1. 请简述运算器的单总线、双总线和三总线结构形式彼此之间有什么不同？【解】单总线结构：所有部件都接到同一总线上。在同一时间内,只能有一个操作数放在单总线上。把两个操作数输入到ALU,需要分两次来做,而且还需要两个缓冲寄存器。双总线结构：两个操作数同时加到ALU进行运算,只需要一次操作控制就可以得到运算结果。但是因为两条总线都被输入数占据，因而ALU的输出不能直接加到总线上去，而必须在ALU输出端设置缓冲寄存器。三总线结构：ALU的两个输入端分别由两条总线供给,而ALU的输出则与第三条总线相连。这样,算术逻辑操作就可以在一步的控制之内完成。2. 多模块交叉存储器是如何加速CPU和存储器之间的有效传输的？【解】CPU同时访问多个模块，由存储器控制部件控制它们分时使用数据总线进行信息传递。对每一个存储模块来说，从CPU给出访存命令直到读出信息仍然使用了一个存取周期时间，而对CPU来说，它可以在一个存取周期内连续访问多个模块。各模块的读写过程将重叠进行，所以多模块交叉存储器是一种并行存储器结构。3. 虚拟存储器中的页面替换策略和Cache中的行替换策略有什么显著不同？【解】缺页至少要涉及一次磁盘存取，以读取所缺的页面，系统损失比Cache未命中大得多；页面替换是由操作系统软件实现的；页面替换的选择余地很大，属于一个进程的页面都可替换。4. 请简述计算机的流水处理过程。【解】为了实现流水，首先把输入的任务(或过程)分割为一系列子任务，并使各子任务能在流水线的各个阶段并发地执行。当任务连续不断地输入流水线时，在流水线的输出端便连续不断地吐出执行结果，从而实现了子任务级的并行性。5. 如何区分选择通道、数组多路通道和字节多路通道？【解】选择通道：在物理上它可以连接多个设备，但是这些设备不能同时工作，在某一段时间内通道只能选择一个设备进行工作。数组多路通道：当某设备进行数据传送时，通道只为该设备服务；当设备在执行寻址等控制性动作时，通道暂时断开与这个设备的连接，挂起该设备的通道程序，去为其他设备服务，即执行其他设备的通道程序。字节多路通道：字节多路通道主要用于连接大量的低速设备，这些设备的数据传输率很低，因此通道在传送两个字节之间有很多空闲时间，字节多路通道正是利用这个空闲时间为其他设备服务。三 若浮点数的IEEE-754标准存储格式为(41D4C000)16，求该浮点数的十进制值，要求给出具体过程。（10分）【解】将16进制数展开后，可得二进制数格式为 (41D4C000)16 = 0 100 0001 1 101 0100 1100 0000 0000 0000 S=0，E=1000 0011=131，M=101010011指数e=E-127=131-127=(4)10包括隐藏位1的尾数1.M=1.101010011于是有=(-1)s1.M2e=(1.101010011)24=11010.10011=(26.59375)10 四 CPU执行一段程序时，Cache完成存取的次数为2000次，主存完成存取的次数为180次，已知Cache存储周期为40ns，主存存储周期为250ns，求Cache的命中率、Cache/主存系统的效率和平均访问时间。（10分）【解】Nc = 2000，Nm = 180tc = 40 ns，tm = 250 ns命中率h = Nc/(Nc+Nm) = 2000/(2000+180) = 0.917 = 91.7%平均访问时间ta = h*tc+(1-h)tm = 0.917*40+(1-0.917)*250 = 57.43 ns效率e = tc/ta = 40/57.43 = 0.6965 = 69.65%五 指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB) 5个过程段，共有15条指令连续输入此流水线。（1）画出流水处理的时空图，假设时钟周期为100ns。（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。（10分）【解】（1）SI1I2I3I4I5I6I7I8I9I10I11I12I13I14I15WB123456789101112131415MEM123456789101112131415EX123456789101112131415ID123456789101112131415IF12345678910111213141512345678910111213141516171819T（2）若T取15个周期