EDA课程设计报告.doc

EDA 技术 课程设计报告 题 目 智力竞赛抢答器 学 院 电子信息工程学院 专 业 电子信息工程（本） 学生姓名 学 号 年级 指导教师 职称 设计报告 （40 分） 程序(实物) 设计 （40 分） 工作态度 （20 分） 总成绩 （100 分） 评阅人 签字 评阅日期 I 课程设计任务书课程设计任务书 课程设计 题目 智力竞赛抢答器 组员 课程设计 目的 亲自体验一次采用现代电子设计自动化技术，从无到有自主完成一 个电子系统设计的全过程，以获得初步的电子系统设计经验。 课程设计 所需环境 计算机、设计软件 Max+Plus、EDA 实验箱 课程设计 任务要求 1 设计任务： 设计一个能满足 8 个组同时参加竞赛的抢答器，其功能为： 电路复位后，数码显 0，主持人示意抢答开始后，每个组都可以通过各自的按 钮开关发出抢答信号，抢答器一旦接收到某组最先发出的抢答信号后，立即 让数码管显出该组的组号，同时发出音响提示，且对后来组发出的抢答信号 一律不与理睬。重新复位后数码显示归 0，提示音停止，在抢答组回答完问题 后，重复前述过程，可进行下轮抢答。 2 设计要求： 用 VHDL 语言描述抢答器逻辑功能，经编译后仿真且波形正 确后，下载到实验箱上做真实电路验证。撰写设计报告： 给出设计方案框图 （包括模块的划分，信息的传递关系）、各模块的 VHDL 程序、每个模块的仿 真波形图，并辅以文字说明、下载验证操作过程、设计的心得体会和收获。 课程设计工作进度计划 时间工 作 内 容备注 周 1 布置讲解课程设计题目、内容和要求 周 2按课程设计题目要求自行设计 周 3按课程设计题目要求自行设计可做个别指导 周 4在实验室上机对所设计的内容做硬软件调试 周 5按规范撰写课程设计报告书 学生签名： 指导教师签字： 杨显富 2011 年 11 月 1 日 系部审核意见： 系主任签字： 年 月 日 II 智力竞赛抢答器 摘要:本课程设计分为主体电路和扩展电路两部分共同实现抢答器的锁存、显示与报警功能。在 本次设计中，系统开发平台 Max+plus ，硬件描述语言是 VHDL 。竞赛者可以分为 8 组，抢答时 各组对主持人提出的问题要在最短的时间内做出判断，并按下抢答按键回答问题。当第一个人按下 按键后，则在显示器上显示该组的号码，对应的灯亮，同时电路将其他各组按键封锁，使其不起作 用。若抢答时间内无人抢答，则报警灯亮。回答完问题后，由主持人将所有按键恢复，重新开始下 一轮抢答。并且依据设计方案和设计平台完成了程序编写和程序调试，通过运行程序及时序波形的 仿真有效验证了设计的正确性，初步实现了设计目标。 关键词：锁存 显示 抢答器 Max+plus Quiz Responder abstract: This course design is divided into two main circuit and expansion circuit realized partly joint inverter latch responder , display and alarm function . In this design , system developing platform for Max+plus, hardware description language is VHDL .Competitors may be divided into eight groups , vies to answer first when each to the host puts forward the problems in the shortest possible time to make judgments and press the buttons vies to answer the question When the first man press buttons , then on screen display supervisor number , the corresponding lights , and other groups circuit will buttons blockade , make it doesnt work . If responder time no contest , the alarm light . Answers questions , by a host will restore all keys and start again next contest . And according to the design scheme and design platform completed programming and program test , through to run the program in time sequence waveform simulation verified effectively the correctness of design and then realized the design goal . Keywords： latch display Scare answering manometers Max+plus III 目 录 1 绪论 1 2 设计流程 2 3 设计.3 3 . 1硬 件 设 计.3 3.1.1 系统的设计平台概述.3 3.1.2 硬件平台 Max-plus概述 .3 3.1.3 抢答器系统设计要求.4 3 . 2 软 件 设 计4 3.2.1 子模块的设计思想和实现.5 3.2.2 鉴别模块的设计与实现.5 3.2.3 锁存反馈模块的设计与实现 .7 3.2.4 编码模块的设计与实现.7 3.2.5 声音报警模块的设计与实现 .9 3.2.6 组别译码显示模块的设计与实现 10 4 调试与操作说明 12 4.1 抢答器的系统实现12 4.2 结果分析13 5 课程设计总结与体会.14 致 谢 15 参考文献 .16 附 录 17 成都学院（成都大学）课程设计报告 1 1 绪论 抢答器是在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者的 机器，通过抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者。随着现代 科学技术的发展，抢答器械也由以前的各种传统式抢答器演变到现在的数字式抢答器。抢答器 的应用广泛，工厂、学校和电视台等单位常举办各种智力竞赛，抢答器是必要设备。在各种竞 赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题 权，这在某种程度上会因为主持人的主观判断失误造成比赛的不公平性。从而达不到抢答的真 正效果，为了解决此类问题，现代科学技术利用一些数字集成电路组成，数字抢答器能够弥补 以前的诸多不足之处，以提高信号接收的快速性、精确性、应用到日常生活中能够给人们带来 更大的方便，以提高效率。 这次实验我们将使用 EDA 技术进行操作， 那么用 EDA 技术的设计 优势的优势是什么呢？ （1）使电子设计成果以自主知识产权的方式得以明确表达和确认成为 可能。 （2）在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA 软件不断推出。 （3）电子技术全方位进入 EDA 领域，除了日益成熟的数字技术外，传统的电路系统设计建模 理念发生重大的变化：软件无线电技术的出席那，数字信号处理和图像处理的全硬件是吸纳方 案的普遍接受，软硬件技术的进一步融合等。 （4）EDA 是的电子技术领域各学科的界限更加 模糊，更加互为包容，如模拟与数字、软件与硬件、系统与器件、ASIC 与 FPGA、行为与结 构等。 （5）更大规模的 FPGA 和 CPLD 器件的不断推出。（6）基于 EDA 工具、用于 ASIC 设计 的标准单元已涵盖大规模电子系统及复杂IP 模块。 （7）软硬件 IP 核在电子兴业的产业领域、 技术领域和设计应用领域得到进一步确认和广泛应用。 （8）SoC 高效低成本设计技术的成熟。 （9）系统级、行为验证级硬件描述语言的出现，使复杂的电子系统的设计和验证趋于简单。 这次实验我们 会结合 Max+plus软件进行程序 的输入、调试、仿真下载， Max+plus是 Altera 公司提供的 FPGA/CPLD 开发集成环境 ，Max+plus界面友好，使用便捷，被誉为业界 最易用易学的 EDA 软件。在 Max+plus上可以完成设计输入、元件适配、时序仿真和功能仿 真、编程下载整个流程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输 入、快速处理和器件编程。 成都学院（成都大学）课程设计报告 2 2 设计流程 VHDL 是一种全方位的硬件描述语言，几乎覆盖了以往各种硬件描述语言的功能，整个自顶 向下或自底向上的电路设计过程都可以用VHDL 来完成。本系统的设计就是采用VHDL 硬件描 述语言编程，基于 MAX-PLUS II 平台进行编译和仿真来实现的，其采用的模块化、逐步细化的 设计方法有利于系统的分工合作，并且能够及早发现各子模块及系统中的错误，提高系统设计 的效率。在电子产品的设计理念、设计方式、系统硬件构成、设计的重用性、知识产权、设计 周期等方面 ,EDA 技术具有一定的优势。所以本次设计的抢答器抛弃了传统的设计方法，选择了 采用主流的 EDA 技术进行设计。 在设计方面则用了 4 个模块，分别是锁存器、与门电路、编码器、译码器，输出端分别接 上了蜂鸣器和数码显示管。下面对本课程设计的原理做一下介绍。 首先，输入端接入的是八位输入信号S0S7，主体电路完成基本的抢答功能，即开始抢答 后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。 外部电路则显示组号和报警 。接通电源时，节目主持人将开关置于 “复位”位置，抢答器处 于禁止工作状态，编号显示器 不显示。当主持人松开按钮时，开始抢答 ，这时数码管将显示 第一位抢答选手的编号，其后选手的抢答将被禁止。回答完毕后，主持人再次“复位” ，如 此循环。当选手按动抢答键时，抢答器要完成以下四项工作： 优先级电路立即分辨出抢 答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编号；扬声器发出短暂声响， 提醒节目主持人注意； 控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答； 编号显示保持到主持人将系统清零为止。当选手将问题回答完毕，主持人操作控制开关，使 系统回复到禁止工作状态，以便进行下一轮抢答。 成都学院（成都大学）课程设计报告 3 3 设计 3 . 1 硬 件 设 计 本课题可以使用硬件描述语言（ VHDL 语言）实现。 实现的思路可以用下面的框图来说明： 图 3-1 基于 VHDL 语言实现数字抢答器框图 整个系统分为以下几个模块来分别实现： 1抢答鉴别模块：它的功能是鉴别八组中是那组抢答成功并且把抢答成功的组别信号输出 给锁存模块。 2复位控制模块： 给节目主持人设置一个控制开关，用来控制系统的清零和抢答的开始。 3锁存模块：该 电路的作用是 当第一个抢答者抢答后，对第一个抢答者的组别进行锁存 并显示在数码管上，后面的抢答者信号全都无响应，直到主持人按下复位键。 4显示报警模块：就是把各个模块的输入的不同信号经过译码成BCD 码然后直接在数码 管上显示，还可以加上蜂鸣器的声音，更能给观众一个准确、简明的数字。 3.1.1 系统的设计平台概述 此次设计是 按照“自顶向下“的设计方法，对整个系统进行方案设计和功能划分，系统的关 键电路用一片或几片专用集成电路（ ASIC）实现，然后采用硬件描述语言（ VHDL）完成系统 行为级设计，最后通过综合器和适配器生成最终的目标器件。 3.1.2 硬件平台 Max-plus概述 Max-plus是 Altera 公司提供的 FPGA/CPLD 开发集成环境， Altera 是世界上最大可编 程逻辑器件的供应商之一。 Max-plus界面友好，使用便捷，被誉为业界最易用易学的EDA 软件。在 Max-plus上可以完成设计输入、元件适配、时序仿真和功能仿真、编程下载整个流 程，它提供了一种与结构无关的设计环境，是设计者能方便地进行设计输入、快速处理和器件 抢答鉴别组别锁存译码输出 复位控制声音报警 成都学院（成都大学）课程设计报告 4 编程。Max-plus开发系统的特点： 1、开放的界面 Max-plus支持与 Cadence，Exemplar logic，Mentor Graphics，Simplicity，View logic 和其它公司所提供的 EDA 工具接口。 2、与结构无关 Max-plus系统的核心 Complier 支持 Altera 公司的 FLEX10K、FLEX8000、FLEX6000、MAX9000、MAX7000、MAX5000 和 Classic 可编程逻辑器件， 提供了世界上唯一真正与结构无关的可编程逻辑设计环境。 3、完全集成化 Max-plus的设计输入、处理与较验功能全部集成在统一的开发环境下，这样可以加快动 态调试、缩短开发周期。 4、丰富的设计库 Max-plus提供丰富的库单元供设计者调用，其中包括74 系列的全部器件和多种特殊的 逻辑功能（ Macro-Function）以及新型的参数化的兆功能（ Mage-Function） 。 5、模块化工具 设计人员可以从各种设计输入、处理和较验选项中进行选择从而使设计环境用户化。 6、硬件描述语言（ HDL） Max-plus软件支持各种 HDL 设计输入选项，包括 VHDL、Verilog HDL 和 Altera 自己 的硬件描述语言 AHDL。 3.1.3 抢答器系统设计要求 一般来说，设计一台数字抢答器，必须能够准确判断出第一位抢答者，并且通过数显、蜂 鸣这些途径能让人们很容易得知谁是抢答成功者，并设置一定的回答限制时间，让抢答者在规 定时间内答题，主持人根据答题结果控制抢答器的清零复位，掌握比赛的进程。所以我在设计 8 路数字抢答器的模块需要满足鉴别、抢答报警、回答倒计时、数显等功能，具体设计要求如 下： （1）抢答器可容纳八组选手，并为每组选手设置一个按钮供抢答者使用；为主持人设置一 个控制按钮，用来控制系统清零（组别显示数码管灭灯）和抢答开始； （2）电路具有对第一抢答信号的锁存、鉴别和显示等功能。在主持人将系统复位并发出抢 答指令后，若参赛选手按下抢答按钮，则该组别的信号立即被锁存，并在组别显示器上显示该 组别，同时扬声器也给出音响提示，此时，电路具备自锁功能，使其他抢答按钮不起作用。 （3）抢答器具有限时回答问题的功能，当主持人启动倒计时开始键后，要求计时器采用倒 计时，同时最后计时器倒计时到00 时扬声器会发出声响提示； 3 . 2 软 件 设 计 成都学院（成都大学）课程设计报告 5 3.2.1 子模块的设计思想和实现 根据对抢答器的功能要求，把要设计的系统划分为五个功能模块：抢答信号鉴别模块、锁 存模块、编码模块、译码显示模块和扬声器控制电路，具体的说，显示模块又包含最先抢答的 组别显示电路、计时值显示电路。 3.2.2 鉴别模块的设计与实现 抢答鉴别模块用来准确直观地判断S0、S1、S2、S