印制电路板的设计规范.doc

目录 1印制线路板（印制线路板（PCB）说明）说明.4 1.1印制线路板定义.4 1.2印制线路板基本组成.4 1.3印制线路板分类.4 2原理图入口条件原理图入口条件.5 3原理图的使用原理图的使用.6 4结构图入口条件（游）结构图入口条件（游）.7 5结构图的使用结构图的使用.8 6电路分类电路分类.9 6.1从安规角度分类.9 6.2布局设计要求.9 6.3各类电路距离要求.9 6.4其他要求.10 7规则设置规则设置.11 7.1规则分类.11 7.2基本设置.11 7.3特殊区域.12 7.4电源、地信号设置.13 7.5时钟信号设置.13 7.6差分线的设置.13 7.7等长规则.14 7.8最大过孔数目规则.14 7.9拓扑规则.14 7.10其他设置.15 8安规、安规、EMC16 8.1PCB 板接口电源的 EMC 设计 .16 8.2板内模拟电源的设计.16 8.3关键芯片的电源设计.17 8.4普通电路布局 EMC 设计要求17 8.5接口电路的 EMC 设计要求17 8.6时钟电路的 EMC 设计要求17 8.7其他特殊电路的 EMC 设计要求18 8.8其他 EMC 设计要求18 9DFX 设计设计19 9.1空焊盘（DUMMY PAD）.19 9.20402 阻容器件的应用条件19 10孔（结构）孔（结构）.20 10.1孔的分类.20 10.2支撑孔（SUPPORTED HOLES）20 10.3安装孔设计要求.20 10.4工艺定位孔设计要求.21 10.5非支撑孔（UNSUPPORTED HOLES） .22 10.6过孔设计要求.24 10.6.1常用过孔的选用要求25 11印制线路板叠层设计印制线路板叠层设计.27 11.1板材的类型.27 11.2板材的使用方法.27 11.3线路板加工主要用层说明.27 11.4线路板叠层结构设计方法.28 11.4.1信号层设计要求28 11.4.2平面层设计要求28 11.5阻抗控制.29 12格点格点.31 12.1格点的作用.31 12.2格点的设置要求.31 12.2.1布局格点设置要求31 12.2.2布线格点设置要求32 12.3其他设置.32 13FANOUT 设置设置.33 13.1基本 FANOUT 要求 33 13.2电源、地 FANOUT要求 .33 13.3信号线 FANOUT要求 .33 14布线通道规划布线通道规划.36 14.1布线通道计算规划.36 14.2高密区域布线规划.37 14.3重要信号布线规划.39 15布线布线.40 15.1PCB 布线类型40 15.2常规 PCB 布线基本要求.40 15.3特殊信号线.42 15.3.1时钟线布线规则42 15.3.2并行总线布线要求42 15.3.3高速串行总线布线要求43 15.3.4差分线布线要求44 15.3.5电源、地线45 1印制线路板（印制线路板（PCB）说明）说明 1.1印制线路板定义 印制电路板 PCB(printed circuit board)是重要的电子部件，是电子元件的支撑体，是电子 元器件线路连接的提供者。传统的电路板，采用印刷抗蚀刻剂的工法，做出电路的线路及图面， 因此被称为印刷电路板或印刷线路板。由于电子产品不断微小化和精细化，目前大多数的电路板 都是采用贴附抗蚀刻剂(压膜或涂布)，经过曝光显影后，再用蚀刻方式做出电路板。 1.2印制线路板基本组成 1)线路与图面(Pattern): 线路是作为元件之间导通的工具；图面则是指在设计上根据需要铺 设的大铜面作为接地及电源层。线路与图面是同时做出的。 2)介电层(Dielectric)用来保持线路及各层之间的绝缘性，俗称为基材 。 3)通孔(Through hole ): 通孔分为插件通孔(plated through hole)，过电通孔（via）和非导通 孔（Non-plated through hole） 。元件是通过插件通孔固定且与一层或以上的线路相连；过 电通孔根据孔的分布层分为盲孔、埋孔和过孔，其目的都是通过该过电孔将 2 层或以上 的线路层连接起来；非导通孔通常是用作电子元件装联时定位，电子元件或设备组装时 固定螺丝用。 4)防焊油墨(Solder resistant /Solder Mask) :并非全部的铜面都要需要进行表面处理，因此不 需要做表面处理的区域，会涂敷绝缘油墨层(通常为环氧树脂)，主要功能是避免表面处理 时或焊接组装时线路间短路。 5)丝印（Legend /Marking/Silk screen): 主要的功能是在电路板上标注各零件的名称，方便 组装后维修及辨识用。 6)表面处理(Surface Finish):由于铜面在一般环境中容易氧化，会导致装联过程中焊锡性不良， 因此需要对需焊接的铜面上进行保护，这种保护方式成为表面处理。表面处理通常有喷 锡(Hot Air Solder Leveling)，化金(Electroless Nickel/Immersion Gold)，化银(Immersion Silver)，化锡(Immersion Tin)，有机保焊剂(Organic Solderability Preservative)。 1.3印制线路板分类 7)按结构可分为：单面板、双面板、多层板（盲孔多层板和埋孔多层板） 。 8)按基材类型可分为：刚性板、柔性板、刚柔接合板、陶瓷基板、铝基板。 9)按其他分类可分为：厚铜板、高频板、埋铜板、埋光纤板、埋容板，埋阻板、阶梯板 10) 按公司现有设计分为：普通板和高端板。 2原理图入口条件原理图入口条件 1)原理图用 CADENCE 的 Design Entry HDL 设计。 2)原理图必须使用标准库设计，具体方法请参考库平台使用指导书 。 3)原理图需要进行设计评审，满足各项评审要求。 4)说明：原理图设计评审要素表由产品部制定，并进行审核。原理图如为改版，没有改动 的器件 5)位号必须与上一版本一致，新增的器件使用新位号，不能使用已删除器件的位号。 6)原理图不允许放可替代器件，如果管脚兼容，只能放一种。 7)说明：为了保证设计的正确性和可检查性，PCB 上不允许器件叠放。 8)原理图需有 PCB 设计流程卡，当中要详细说明设计时间，功能框图，信号类型，电源功 率等信息。 9)原理图应用公司的 PLM 流程。 3原理图的使用原理图的使用 1)原理图不能随意更改。 2)原理图导入的设计方法请参考原理图导入操作指导书 。 3)如果元件位号需根据布局的顺序从左至右重新排序请参考元件位号重排操作指导书 。 4)对于线序可调的器件，要求在原理图里调整网络，不允许在 PCB 上调整管脚后反标回原 理图。 5)原理图库和封装库的使用请参考库平台使用指导书 。 4结构图入口条件（游）结构图入口条件（游） 1)结构图需包含完整的外形尺寸、禁布区，结构定位器件，定位孔信息。 2)结构图输出比例必须是 1：1。 3)结构图必须是 DXF 文件格式。 4)结构图的单位为 mm，精度 4 位。 5)结构图的命名方式为“单盘板号_毛坯图号”。 6)结构图的坐标原点必须是单盘左下角两边延长线的交点。 7)结构图必须以元件面为视图基准方向，面板在下方，背板连接器在上方。 8)结构图中有特殊设计要求，例如孔的兼容设计、特殊孔的公差要求等，需局部放大，标 注说明。 9)其他要求在结构图的“技术要求”里面体现，包括金属化和非金属化孔的要求、器件装配 高度限制、铺裸露铜箔的区域说明。 10) 结构图必须有设计人、审核人的签名以及日期。 5结构图的使用结构图的使用 1)结构图必须做成机械 symbol。 2)结构图上的所有层只导入机械 symbol 新增的“DXF*”层（*表示 6 位的年月日） ，导 入后不允许旋转、镜像、删改视图。 3)机械 symbol 单位和精度必须与结构图一致。 4)机械 symbol 的图幅大小为 4000*4000mm，原点偏移为 2000*2000mm。 5)机械 symbol 的坐标原点必须是单盘左下角两边延长线的交点。 6)机械 symbol 上必须包括 outline/routekeepin all/packagekeepout TOP/ packagekeepout BOTTOM 7)OUTLINE 层表示板的外形，用宽度为 0 的线表示。 8)Routekeepin all 层表示所有层的可布线区域，用 shape 表示，范围为 outline 内缩 0.5mm。 9)packagekeepout TOP 表示 TOP 层禁止放器件的区域，需添加 TOP 层限高属性。 10) packagekeepout BOTTOM 表示 BOTTOM 层禁止放器件的区域，需添加 BOTTOM 层限高 属性。 11) 结构图上要求的板边禁止布线但表层可布地线的区域，在平面层用 anti etch 填充，在信 号层用 route keepout 区域来限制。 12) 结构图所标注安装孔的属性必须是 PIN。 13) 布局评审前将 TOP/BOT 层数据导成 DXF 格式，发给结构设计人员核对。 6电路分类电路分类 6.1从安规角度分类 1)L/N 线（一次电路侧）：110v、220v 以及和 L/N 没有隔离的其他所有电路的布线。 2)-48v/RTN 类（危险电压二次电路）：-48v、-60v、5v、12v 给单盘供电的布线以及和这 些电源没有隔离的其他电路。 3)低压电源电路类（SELV 电路，但有能量危险）：持续功率大于 15V 的，但低于-48v 的 电源电路的走线，可以是单盘外供电电源，也可能是单盘内部转换产生的。该电源不仅 仅是数字电路的电源，还包括模拟电路的电源。 4)96V/回流线（TVN-3 电路）：ISDN 远端盘的 96v 布线（从电压变换处到转接外线的继电 器处） 。 5)铃流线（TNV-3 电路）：铃流布线。 6)用户线（TNV-3 电路）：用户板上 a、b 线，XDSL 板上的 a、b 线。 7)信号线出户外信号线（TNV-1 电路）：单盘上直接连接户外线缆的布线。包括 E1/T1/E3/T3、网线、串/并口线。 8)信号线不出户外信号线（SELV 电路，但无能量危险）：不出户外的信号线缆在单盘上 的布线，以及出户外信号线经接口器件后的电路的布线。包括音视频信号线，功能驱动 控制线、告警线、数字信号线、模拟信号线。 9)PGND(独立于电源、信号之外的人可触及的等电位体)：单盘上的 PGND 布线。包括与拔 盘器、金属外壳、导轨、光口屏蔽壳等相连接的网络。 6.2布局设计要求 1)保险丝尽量靠近电源入口 2)不同极性的保险丝不要在 PCB 的相邻层平行布线，防止内层绝缘破坏造成短路烧板。 3)同类型电路尽量集中，不同类型电路尽量不交叉。 4)-48v/RTN 类电路要单独分一个区域布局，其他电路尽量不要与该区域的器件等交叉。 5)L/N 线布局区域与其他区域分开。 6)TNV-3 对外接口电路布局是，尽量靠近连接器，单独分区，不与其他电路交叉。 6.3各类电路距离要求 1)各类电路过孔到线，线到线，孔到线的 airgap 间距要求表（单位：mm）： 表 1. L/N 线- 48v/RTN 类 用户线 类 出户外 信号线 96V/回 流线 铃流线低压电 源电路 不出户 外信号 线 PGND L/N 线3.36.56.56.56.56.56.56.53.3 - 48v/RTN 类 2.1/1.752.1/1.752.1/1.752.1/1.752.1/1.752.1/1.752.1/1.752.1/1.75 用户线类2.1/0.752.1/0.752.1/0.752.1/0.752.1/0.752.1/0.75 出户外信 号线 2.1/0.752.1/0.752.1/0.752.1/0.75 96V/回流 线 2.1/0.752.1/0.752.1/0.75 铃流线2.1/0.752.1/0.75 低压电源 电路 1.3/0.752.1/0.75 不出户外 信号线 2.1/0.75 2)上表中的要求均为同层之间的间距要求，如果是相邻层间要求不小于 0.5mm。 3)上表中“/”前为表层间距要求， “/”后为内层间距要求，且均为强制要求。 6.4其他设置 1)E1、T1、E3、T3、DS3 信号，最小线宽不能小于 10mils。 2)用户线信号最小线宽不能小于 12mils。 3)信号线与铜箔的间距最好大于 15mils，防止对信号的阻抗有影响。 6.5其他要求 1)直流熔丝焊盘两端的间距要求不小于 2mm，交流熔丝焊盘两端的间距要求不小于 3.2mm。 2)对于插装的电源模块，要防止无台阶的金属外壳与印制板铜皮的间距不够，所以尽量不 要让电源模块的输入输出铜皮都放在元件面上，或者元件面焊盘添加阻焊剂。 3)对外接口信号线尽量不布在元件面上，避免被压在金属外壳下，或者依靠助焊剂来绝缘。 4)表层布电源线要防止不在外壳或接地的金属外壳器件下，以免金属外壳和表层走线穿过 阻焊膜短路。例如晶体和表层信号线短路。 5)线宽和电流的关系请参考下图。 7规则设置规则设置 7.1规则分类 1)规则通常分为物理规则和电气规则。 2)物理规则一般是指 PCB 板上最小线宽和过孔大小的规则，以及 PCB 板的 DFX 要求的相 关规则等。 3)电气规则一般是指差分规则、时序规则、阻抗控制规则、串扰控制规则、电气安全控制 规则等。 4)在印制板上，物理规则和电器规则都是通过控制布线、过孔、层叠、焊盘和铜箔等的物 理实现而达成的。 7.2基本设置 1)对于不同的铜厚，最小设计线宽和线间距有不同要求，线宽/线间距最小设计值必须大于 表 5 的推荐值。 说明：如有线宽/线间距特殊需求时，设计值必须先征得相关厂家，产品线以及工艺部门的同 意，并且确保最小设计值在表 2 的最小值和推荐值之间。 表 2. 线宽/线间距最新设计值（单位：mil） 铜厚 外层线宽/线 间距最小值 外层线宽/线 间距推荐值 内层线宽/线 间距最小值 内层线宽/线 间距推荐值 0.5OZ4/45/54/45/5 1OZ5/56/64/45/5 2OZ8/812/128/810/10 2)线间距要求大于线宽。 说明：如 5mil 的线宽，建议线间距设置为 8mil。 3)布线与过孔 airgap 距离不能小于 5mil 说明：对于局部高频区域布线与过孔 airgap 的最小一般可以允许 4mil。但如果小于 4mil，一定 需要与厂家确认。 4)布线与过孔 airgap 距离尽量大于等于 5mil 5)过孔间距必须满足表 7 的推荐值要求。 说明：如过孔间距特殊要求时，设计值必须先征得相关厂家的同意，并且确保最小设计值在表 3 的最小值和推荐值之间。 表 3. 孔间距、孔线间距的推荐值和最小值（MIL） 名称 TOP 层推 荐值 TOP 层最 小值 BOTTOM 层推荐值 BOTTOM 层最小值 内层推荐 值 内层最小 值 VIA-VIA858585 VIA-TVIA8512885 VIA-LINE64564554 6)关于最小过孔的选择，优选厚径比控制在 8 以下，小于等于 10 属于可选，大于 10 需要 慎选并需要与具体的生产厂家确认。 7.3特殊区域 1)PCB 板上需要定义的特殊区域一般有以下几种： 表 4. 常用的特殊区域 名称定义备注 高压区域 常用与 220V、70V、-48V、BGND 等 网络分布的区域 一般指有效值高于 36V 的区域为高压区 域 BGA 区域BGA 封装区域 禁布区禁布局、禁布线、禁布过孔等区域 对外接口区域 外接电缆接口与隔离期间之间的 PCB 上的电流区域 2)有禁布要求的区域必须要根据禁布区种类在 PCB 板上设置相应的禁布区域：如器件布局 禁布区、布线禁布区、过孔禁布区。 3)按限高要求设置一个高度区域要求描述层（Body-height） 。 4)对于高压区域内的过孔、布线、铺铜、焊盘相互的间距要求，必须满足印制板 （PCB）安规设计规范的间距要求。 5)如果高压网络与低压网络区域无法区分，建议单独对高压网络属性进行相关的安规需求 设置。 6)-48V 区域的电路过孔必须采用安规过孔。保险丝前过孔设置为 Via36-24-172，保险丝后 设置为 Via36-24-80。 7)BGA 区域使用 BGA 区域专用过孔，ICT 测试点过孔除外。 8)建议 BGA 器件的中心要求设置“十”字形的过孔禁布区，如下图所示。 图 1. BGA 中心孔禁布区 9)PCB 板采用常规波峰焊时，BGA 区域不允许有通孔的 ICT 测试点。 10) 建议 0.8mm、1.0mm 和 1.27mm 的 pin 间距 BGA 区域的最小线宽不小于 5mil 11) 对外接口区域的过孔、布线、焊盘、铜箔相互间的间距要求尽量按照高压区域的安规要 求设置。 说明：这些接口都是外接电缆的，处于防护设计（如打静电）的考虑，因此建议关注这区域的安 全设计。 12) 建议对外接口区域的布线线宽尽量大于 10mil。 13) 当出现表 7 所列区域互相重叠的情况，建议按以下优先级顺序设置区域规则。区域属性 优先级：禁布区高压区对外接口区区。 7.4电源、地信号设置 1)电源、地网络需要设置最小 Fanout 线宽。 2)电源，地网络最小线宽推荐为 15mil。 3)电源模块的大电流输入和输出口处，如需要通过过孔换层，尽量用大孔径过孔。 4)电源布线的最小宽度必须满足最大电流的通流能力。 5)电源布线的通流能力推荐有 50%的降额。 7.5时钟信号设置 1)时钟信号网络增加 3H 规则属性。 2)关键时钟信号设置优选的布线层。 3)多负载的时钟信号网络必需设置合适的拓扑结构规则。 4)建议单盘上的所有时钟信号进行 SI 验证。 7.6差分线的设置 1)差分信号的线宽和 PCB 板上其他单线信号的线宽不允许相同。 说明：50 欧姆阻抗的单线不能与 100 欧姆差分阻抗的差分线线宽相同。 2)差分线必需设置相位差、线间间距、允许的最大非耦合长度要求。 3)尽量保持阻抗的连续性。 说明：如果 BGA 区域差分线线宽/线距为 4mil/4mil，其他区域最小线宽比 4mil 大，则注意线宽 变大后需要改变线间距，如 6mil/9mil。 4)同层差分线与其他信号的中心间距应不小于 2S，S 为差分线自身的线间距。如下图： 图 2. 7.7等长规则 信号需要等长处理，必须给信号赋予等长规则，如通过设置延时规则、绝对等长值、相对等 长值、总链路长度值等属性实现。建议优选延时规则进行设置。 说明：在设计时需要考虑信号线在表层和内层的延时是不同，因此最好增加表层布线长度要求 属性，保证信号的延时性一致。 7.8最大过孔数目规则 2.5Gbps 以上高速信号要求设置网络上过孔最大数不能超过 3 个。 7.9拓扑规则 多负载网络（例如：CPU 总线，内存总线）需要设置拓扑规则，约束布线方式。SI 说明：常用的拓扑结构有：菊花链（Daisy Chain）、星形（Star）、远端簇型（Far End Cluster）、 最小生成树（Min Spanning Tree）。 表 5. 常用拓扑列表 拓扑图示 菊花链 driver|load4 load1 load2 load3 星形 -load1 -load3 Driver| -load2 -load4 远端分支 |load1 Driver|load2 |load3 最小生成树 Driver|load1 |load2 load4 |load3 7.10 其他设置 5)E1、T1、E3、T3、DS3 信号，最小线宽不能小于 10mils。 6)用户线信号最小线宽不能小于 12mils。 7)信号线与铜箔的间距最好大于 15mils，防止对信号的阻抗有影响。 8安规、安规、EMC 8.1PCB 板接口电源的 EMC 设计 1)PCB 板接口电源一般由防雷、过欠压保护、缓启动、共模滤波组成。 2)布局需按照电源流向，避免输入输出交叉布局。参考48v 电路设计指导书 3)整个电源通路布线宽度满足过流要求。 4)-48V 和对应的 0V 在满足安规的前提下并行、相邻布线，在相邻层布线。 8.2板内模拟电源的设计 1)板内模拟电源通常用 型滤波，LC 滤波或 DC/DC 变换设计。 2)布局时尽量靠近使用该电源的电路。 3)布线宽度要满足过流及直流压降的要求。 4) 型滤波建议按以下方式布局布线： 图 3. 5)LC 滤波建议按以下方式布局布线： 图 4. 8.3关键芯片的电源设计 1)芯片周围的储能电容均匀分布根据芯片手册，就近放置指定参考值的虑波电容。 2)滤波电容放置的数量适当，均匀。 8.4普通电路布局 EMC 设计要求 1)参考电路功能框图，根据信号基本流向布局，不同功能的模块电路区别放置。 2)数字电路与模拟电路分开布局。 3)高速电路与低速电路、时钟电路分开布局。 4)干扰源于敏感电路分开布局。 5)单盘焊接面尽量避免放置敏感器件或强辐射器件，以防干扰相邻槽位单盘或被相邻槽位 单盘干扰。 6)晶体、晶振、继电器、开关电源等强辐射或敏感器件距离板边要不小于 1000mil（25mm） 。 8.5接口电路的 EMC 设计要求 1)接口信号的滤波、防护和隔离器件靠近接口连接器放置，先防护，后滤波。 2)接口变压器、光耦等隔离器件做到初级与次级完全隔离，无相邻平面耦合，对应的参考 平面隔离宽度不小于 1000mil（25mm） 。 3)接口变压器与连接器之间的信号网络无交叉，如果存在交叉，优先调整变压器的接法， 以保证变压器初级与连接器之间的信号网络不交叉，布线长度不大于 1000mil（25mm） 。 4)变压器、光耦对应的焊接面区域尽量不放置其他器件。 5)接口芯片尽量靠近变压器或连接器。 6)网口、E1、T1 口、串口的接收、发送匹配电阻靠近对应的接口芯片放置。 7)接口差分信号严格遵守差分线规则，不同差分对之间的距离满足 2S 原则，且无接口信号 以外的信号线。 8)有外接电缆的接口变压器与对应连接器之间的平面层挖空，同时挖空区域无其他无关信 号。 9)保护地与板内的参考平面不重叠。 10) 面板安装孔接保护地。 11) 跨分割区的复位线在跨分割处加桥接处理（地线或电容） 12) 接口芯片的电源、地参考器件手册处理，分割区不能扩展到对外接口信号线附近。 8.6时钟电路的 EMC 设计要求 1)时钟输出的匹配电阻靠近晶振或时钟驱动芯片的输出脚，距离不大于 1000mil（25mm） 。 2)时钟驱动器靠近晶振放置，距离不大于 1000mil（25mm） 。 3)不同频率不同相位的晶振及时钟电路不相邻放置。 4)表层尽量不布时钟线，如表层布时钟线，则布线长度不大于 500mil（13mm） 。 5)时钟线要有完整的地平面回流，跨分割处需桥接处理。 6)时钟线与其他信号线间距满足 3H 规则。 7)不同频率相位的时钟信号线间距满足 3H 规则。 8)时钟线距离板边及 IO 接口信号间距不小于 1000mil（25mm） 。 9)时钟线打孔换层时，在旁边接一地孔。 10) 时钟线与相邻层平行布线长度不大于 1000mil（25mm） 。 11) 时钟线无分支。 8.7其他特殊电路的 EMC 设计要求 1)看门狗电路及复位芯片距离板边不小于 1000mil（25mm） 。 2)隔离器件（磁珠、变压器、光耦、电阻、电容等）尽量放在分割线上，且两侧分开。 3)扣板连接器的滤波电容布局数量位置合适。 4)板内散热器建议多点接地，且距离板边不小于 1000mil（25mm） 。 5)数模转换器件放在模拟、数字信号的分界处，避免模拟与数字信号布线交叠。 6)一对差分线上的滤波器件同层对称放置。 8.8其他 EMC 设计要求 1)板上阻抗控制及匹配设计正确。 2)布线没有多余的线头。 3)散热铜皮建议接地。 4)电源、地布线要尽量短同时尽量粗。 5)相邻布线层布线方向垂直，如有平行，其平行长度不大于 1000mil（25mm） 。 6)地址总线（尤其是低 3 位）参照时钟布线要求。 9DFX 设计设计 9.1空焊盘（dummy pad） 1)为了 PCB 生产时平衡层压树脂分布，需要在 PCB 的空白区域添加 dummy pad。 2)dummy pad 设计成直径 50mil 的圆形铜块，间距为 30mil，排列没有限制。 3)dummy pad 与其他网络及铜皮的间距内层不小于 30mil，外层不小于 80mil。 4)布线的垂直面上不要有 dummy pad，避免对平衡度有影响（尤其是接口信号） 。 5)电源、变压器下面在满足安规的前提下可以添加 dummy pad。 6)表层不建议添加 dummy pad，如必须添加，top 和 bottom 层对称添加。 9.20402 阻容器件的应用条件 1)当 PCB 的整板 PIN 密度240 时，可以使用 0402 封装。 2)当局部密度600，但整板 PIN 密度30via30-20-40 5)PCB 上 BGA 区域，使用 BGA 过孔。 表 7. BGA 过孔列表（单位：mil） BGA PIN 间距 布线层线宽线间距线到孔 距离 孔间走 线 数量 使用过 孔类型 内层 NA5 1via22-12-32 内层 52via20-10-301.27mm 内层 4453via18-10-28 内层 NA51via20-10-30 1mm 内层 444.72via18-8-28 0.8mm 内层 4NA4.71via18-8-28 说明：在 PCB 加工中为塞孔处理，孔的 TOP 面和 BOTTOM 面都不做阻焊开窗，即阻焊开窗 为 null。Full 的过孔表示在负片是全连接。 6)PCB 上的高压区域，使用安规过孔。 表 8. 安规过孔列表 封装名孔径（mil）备注 via24-12-17212 -48V 区域，保险丝前用，热/反焊盘 170mil via32-20-10020 -48V 区域，保险丝后用，热/反焊盘 84mil 7)PCB 在生产加工中要做 ICT 测试，使用 ICT 测试孔，其封装名为“Tvia 孔径-反焊盘” ， 默认单位为 mil。 表 9. 测试过孔列表 封装名孔径（mil）备注 Tvia12-3212 BOTTOM 面环宽增大，便于测试 Tvia10-3010 BOTTOM 面环宽增大，便于测试 说明：通孔类测试孔测试面阻焊开窗为焊盘直径+8mil，另一面阻焊开窗为孔径+5mil。测试焊 盘通常为 32mil 或 40mil。 11 印制线路板叠层设计印制线路板叠层设计 11.1 板材的类型 表 10.板材参数表 板材类型介电常数介质损耗阻燃等级玻璃化温度 常规 FR4 4.30.40.035 UL94 V-0 135 高 Tg FR4 4.30.40.035 UL94 V-0 170-220 低介质损耗改性 FR4 3.90.30.023 UL94 V-0 150 高频板材3.6 0.006 UL94 V-0 180 RCC 3.90.30.023 UL94 V-0 135 说明：基材印制板板材的绝缘部分。基材可以是刚性的也可以是挠性的，可以是覆金属箔 的也可以是不覆金属箔的，覆金属箔的称为芯板，不覆金属箔的称为半固化片。 介电常数电子在介质中电容量与在真空中的电容量的比值。 介质损耗由于介质电导和介质极化的滞后效应,在其内部引起的能量损耗。 RCCResin Coated Copper，即“附树脂铜皮“或“树脂涂布铜皮“，主要用于高密度电 路(HDI Board-High Density Interconnection Board)制造，生产时可以增加高密度小孔及细 线路制作能力的材料。因为小孔制作除了包括饡孔工作之外，也包括盲孔的电镀工作。因为盲 孔电镀基本上不同于通孔电镀，药液的置换难度比较高，因此介电质材料厚度也尽量的降低。 针对这两种制作特性的需求，恰好 RCC 能够提供制作的这些特性需求，因此而被采用。 11.2 板材的使用方法 1)电路设计的信号最高工作频率低于 1GHz 时，采用常规 FR4 材料。 2)电路设计的信号最高工作频率 1GHz6GHz 时，推荐选用低介质损耗增强型 FR4 材料。 3)电路设计的信号最高工作频率 7GHz 以上时，推荐选用高频材料 4)当 PCB 叠层大于 14 层是，推荐选用高 Tg FR4 材料，可以提高焊接工艺的可靠性。 5)当孔径与板厚比大于 10 时，推荐选用高 Tg FR4 材料，可以保证制板成功率。 6)但设备运行环境温度长期高于 80 度时，推荐选用高 Tg FR4 材料，可以提高使用寿命。 11.3 线路板加工主要用层说明 1)丝印层包含器件位号，盘名及其他相关说明信息。 2)阻焊层表示单盘上需焊接或散热露铜的区域，该区域需做表面处理。 3)信号层将原理图中所有网络实现在物理关系互连的线路层，用正片出光绘。 4)平面层将原理图中的电源、地网络连通的线路层，同时提供阻抗控制的参考平面用 负片出光绘。 5)DRAWING 层制板说明层，包含阻抗控制表、钻孔表及叠层厚度等其他制板相关信 息。 6)Drill 层将印制板上需要钻孔的信息表示为数控钻床识别的数据格式，包含钻孔直径、 位置和数量等信息。 11.4 线路板叠层结构设计方法 11.4.1信号层设计要求 1)信号层必须有一个相邻的平面层提供信号回流路径。 2)信号层在保证阻抗的条件下尽量减少到平面层的距离。 3)信号层的层数根据线路板整体布线密度、局部布线密度、成本等因素综合确定。 11.4.2平面层设计要求 1)平面层所需数量根据电路设计的电源种类及功耗，信号层的数量等因素确定。 2)电路设计中的关键大功耗电源建议与地平面层相邻，并保证两个平面层的间距最小。 3)平面层分为负片设计和正片设计，一般用负片设计。 4)大于或等于 48V 的电源、地平面与低压电源、地平面在空间上禁止重叠，在同一平面上 间隔要大于 80mil（2mm） 。 5)PG 在空间上不与板内的电源、地平面重叠。 6)平面层距离板边最小间距为 20mil（0.5mm） 。 7)电源平面层相对地平面层内缩大于 60mil（1.5mm） 。 8)时钟信号、高速接口总线、敏感信号等关键信号不得跨平面层的分割线。 9)对外接口电路中变压器下方需挖空处理。 10) 电源平面分割线需要选择合适的线宽，BGA 区域最小线宽 20mil（0.5mm） ，安规区域最 小线宽 80mil（2mm） ，常规区域最小线宽 30mil(0.75mm)。 11) 分割线不允许跨越孔径大于其宽度的金属化孔，防止在分割线两侧形成热焊盘，导致分 割线两侧的网络短路。 12) 负片层中，对于大面积需挖空区域用 ANTI ETCH 填充，避免出现孤岛。 13) 平面层中，压接通孔焊盘一般用全连接方式铺 shape。 14) 平面层用正片设计时铜皮分布尽量均匀，避免出现大面积的无铜区域。 15) 正片可以选择全连接方式，对于过大电流的设计，建议用正片设计平面层。 16) 要保证平面层铜皮的连续性，不能被密集的过孔打断。 17) 平面层如果是压接孔一般用全连接方式。 18) 叠层设计要求线路板需中心对称设计层叠结构。 19) 叠层设计的 CORE 厚度需通过阻抗控制线宽、线间距、布线格点等因素综合确定。 20) 叠层设计尽量参考烽火通信 PCB 设计叠层参考模板 。 21) PCB 外层一般选用 0.5OZ 的铜箔，内层一般选用 1OZ 的铜箔；尽量避免在内层使用两面 铜箔厚度不一致的芯板。 22) PCB 板布线层和平面层的分布，要求从 PCB 板层叠的中心线上下对称， （包括层数，距 中心线距离、线路层）尽量相对与 PCB 垂直中心线对称。 11.5 阻抗控制 1)特征阻抗是传输线上任一点入射波的电压与入射波的电流比值，或反射波的电压与电流 的比值。 2)在阻抗控制 PCB 板的设计中，需要考虑铜厚、线宽、介电常数、介质厚度、阻焊等因素 的影响。 3)按照阻抗设计要求，在保证总板厚的前提下选取合适的半固化片和芯板厚度组合。 4)选用的厚度参数尽量与厂家已有的相同，避免专门定制，不必要的提高成本。两层之间 的半固化片厚度不宜太薄，一般采用两片叠加而成。 5)阻抗线设计中线宽定义应该考虑目前厂家的加工能力（通常应不小于 5mil） 。在计算阻抗 时，需要将铜线的蚀刻差异计算在内。 说明：线宽在 PCB 加工的时候分 2 部分，上表面宽度和下表面宽度。 图 16.微带线各带状线结构模型 上图中 W1 为下表面宽度，W 为上表面宽度，设计线宽是指下表面宽度 W1，由于厂 家加工能力的限制，上下表面会产生一定的偏差，而不是相等，具体参考下表。 表 11.内层上下表面线宽差值 底铜厚度 上下表面线宽差 W1-W(mil) 内层0.5OZ0.6 1.0OZ0.8 表 12.外层上下表面线宽差值 底铜厚度完成方式 上下表面线宽差 W1-W (mil) 0.5OZ0.5OZ+plating1 外层 1.0OZ1.0OZ+plating1.4 6)考虑到半固化片在层压时会出现的流胶现象，会使半固化片的实际厚度变薄，并由此对 阻抗造成的影响。计算半固化片厚度，残铜率参考数据间下表。 表 13.普通 PCB 板残铜率 平面层（电源，地层）信号层 残铜率90%10% 说明：半固化片实际厚度按以下公司计算，H1=H- (1-A1)T1-（1-A2）T2 H1:半固化片的实际厚度 H：半固化片理论厚度 A1、A2：半固化片两面铜箔的残铜率 T1、 T2：半固化片两面铜箔的厚度表层采用电镀处理方式，不计算表层的残铜率。 表 14. 半固化片类型 半固化片固化后理论厚度 106 2.00.4mil 1080 3.00.4mil 2113 4.00.6mil 2116 4.70.6mil 7628 7.40.8mil 12 格点格点 12.1 格点的作用 格点设置分单格点系统和多格点系统。单格点系统就是在一个坐标只有一种格点。如设置 X 方向格点坐标为 25mil，Y 方向格点为 5mil。则鼠标的所有操作都在（25mil，5mil）格点的整数 倍上。多格点系统则在一个坐标方向上有多种格点。如设置 X 方向为 5 2 8 5mil，设置 Y 方向为 5 4 6 5mil。鼠标的所有操作只能在 X 方向上 5 2 6 5mil 和 Y 方向上 5 4 6 5mil 相交的点上。其中 X 方向上 5+2+8+5=20mil，Y 方向上 5+4+6+5=20mil 交叉处显示大格点，其他方向显示小格点。 格点如下图 图 17.格点设置图 设置格点布局，可以提高布局效率，方便 Fanout 及布局调整。设置格点布线，可以提高布通 率及布线效率，且布线美观匀称，更有利于加 ICT 测试点。格点系统主要应用在布局、Fanout 和 布线上；多格点系统一般仅在布线上使用。 12.2 格点的设置要求 12.2.1布局格点设置要求 1)无定位要求器件用格点布局时，采用器件封装原点作为参考点。 2)无定位要求的 IC 器件布局设置格点优选 50mil，可选 25mil。 3)封装尺寸 0603 及以上封装阻容器件在非 BGA 区域布局要求格点为 X：25 25mil；Y：25 25mil。 4)1mm 的 BGA 区域，封装小于 0603（包括 0603）的阻容器件建议布局格点为 X：19.685mil，Y：19.685mil。格点最小不能小于 5mil。 5)PCB 板布局密度高时，小型表贴装器件，布局格点不能小于 5mil。 6)无定位要求的插装器件，布局格点设置为 100mil 12.2.2布线格点设置要求 1)布线格点分为单线格点和差分格点。 2)单线布线格点设置，单线线宽确定后，若需要在两个 Fanout 过孔之间布两根线，可以设 置格点布线。假设线宽为 a，线距为 b，两个过孔之间的间距为 c，则 x 和 y 的布线格点 计算设置为：c-(a+b)/2 a+b c-(a+b)/2。如下图： 图 18.过孔间走两根线格点计算图 说明：例如某 PCB 板要求单线线宽为 5mil，两根线间距可以设置为 6mil，10mil 的过孔，两 个过孔的中心距为 50mil，要求在两个过孔中心可以布两根线，则根据上面所说的公式可以计 算 x 和 y 的布线格点设置为：19.5 11 19.5。 3)差分布线格点设置，根据阻抗要求计算出差分线的线宽和线间距后，也可以设置差分线 的布线格点，根据差分线的线宽、线距以及线到孔的最小间距计算出 Fanout 过孔的中心 距。计算方法与 PCB 板格点计算方法相同。 13 Fanout 设置设置 13.1 基本 FANOUT 要求 1)布局时成排且较近的电阻、电容，布局时建议 TOP 和 BOTTOM 两面错开放置（单面布 局例外） ，这样更有助于 Fanout。布局时器件之间保证足够的空间来 Fanout。 2)PCB 板 Fanout 前必须设置过孔类型。过孔类型需满足工艺和安规要求。 3)Fanout 的过孔在 50mil 的大格点上。Fanout 时保证两个过孔间能够走两根线。 （1.0mm 及 以下 BGA 区域除外） 。 4)Fanout 时尽量考虑 ICT 测试点，并最好在 Fanout 时将 ICT 测试点加上，利于后续设计。 5)PCB 板 Fanout 前必须设置电源、地线的最小线宽。 说明：当焊盘宽度小于 25mil 时，要求 Fanout 的线宽和焊盘一样宽；当焊盘的宽度大于 25mil 时，要求 Fanout 的线宽不小于 25mil。 6)PCB 板 Fanout 前必须设置差分规则，避免差分线 Fanout 分开。 7)Fanout 的顺序为电源、地网络优先；其次是差分线 Fanout；然后是时钟等关键信号；最 后是普通信号线。 13.2 电源、地 Fanout 要求 1)要求 Fanout 线尽量短且宽。 2)0603 封装及以下 Fanout 用一个过孔，0603 封装以上电容 Fanout 用两个或两个以上过孔， 具体设计请参考贴片电容设计指导规范 v1.0 。 3)IC 电源地 Fanout 尽可能短。例如：SOP 芯片 Fanout 推荐如下： 图 19. 13.3 信号线 Fanout 要求 1)Fanout 的过孔要求打在大格点上。考虑测试点的位置，注意测试点和焊盘的间距是否满 足规则。密间距器件，网络相同且相邻的两个焊盘，要求不能在焊盘中间连接后再出现 Fanout。 图 20. 2)电阻正反贴时信号线的 Fanout 最好考虑并加上 ICT 测试点，如下图所示： 图 21. 3)排阻正反贴时建议错开放置，有利于 Fanout。如下图所示： 图 22. 4)SOP 芯片正反贴时，如果有管脚可以共用，尽量共用。例如 DDR 正反贴 Fanout 图 23. 5)QFP/QFN 封装如果 PIN 间距很近，建议上下两排扇孔。 图 24. 6)1.0mmBGA 在 Fanout 时最好将外面四排焊盘引线出来。 14 布线通道规划布线通道规划 14.1 布线通道计算规划 1)PCB 板布线通道初步估算方式： 两个过孔之间布线通道：Ni=INT（Wi-2S-W1）/（W1+S1）+1） ，总布线通道数 N=Ni 说明：Ni 相邻两过孔间的布线通道数，Wi 过孔边沿间距，S 过孔到布线边沿间距，W1 宽， S1 线间距，W1=2W2+S2，通道数即为差分线通道数。 Wi Via(i)Via(i+1) S S1 W1 图 25. 2)差分线通道初步估算方式： W2 差分线线宽，S2 差分线对内线间距，将一对差分线等效成一根单线（线宽为 2W2+S2） 处理。 Wi Via(i)Via(i+1) Diff n Diff n+1 S W2 S2 S1 W1 图 26. 说明：50mil 格点系统，普通信号（5mil 线宽，8mil 线间距）按照 2 个布线通道设计，时钟信 号按照 1 个布线通道设计，差分信号按照 1 对差分线通道设计。 3)除特殊区域（如 1mmBGA 区域）外，过孔间距需要调整至少能够过一对差分线宽度。 14.2 高密区域布线规划 1)高密 BGA 布线采用特殊 Fanout 布线方式，外围 4 排管脚引出通过表层 Fanout，增大布 线通道。所有电源/地管脚需要直接 Fanout 到相应的平面层，避免引出超过 100mil 的长 线，不包含到布线层的布线通道规划。 说明：第一、二排管脚为电源地管脚时，需要直接 Fanout 到平面层，会浪费布线通道，其中，第 一排直接 Fanout 一个管脚，会浪费 2 个布线通道，第二排直接 Fanout 一个管脚，会浪费 1 个 布线通道。 2)高密 BGA 区域布线层数确定规则如下： 最少内层布线层数=INT（M/N+1） 最多内层布线层数=BGA 非电源地最密管脚排布层数/两过孔间布线通道数-2 说明：M 表示除外围 4 层管脚外 BGA 区域的非电源地布线连接总数+前两排直接 Fanout 浪费 的布线通道数。N 表示第 5 排管脚 Fanout 环区域的布线通道总数。 BGA 区域所有除 4 层的管教布线都需要占用第 5 层环形区域的布线通道，如上图蓝色区域， 根据此区域的布线通道数和总的布线连接数确定最少内层布线层数。 3)布线瓶颈区域确定 PCB 板布线层数规则： 瓶颈区域 PCB 板最少布线层数=INT（M/N+1）,M 表示通过瓶颈区域的布线连接数，N 表示 瓶颈区域的布线通道数。 4)高密 BGA 区域布线规划需要优先进行总线的划分，定义成各种 BUS，然后根据各种总 线的分布确定布线的大致区域，最后根据各组总线的所需通道数进行详细的通道分配和 布线规划。 图 27. 5)将信号分类，各类信号定义为总线，以总线为单位进行布线规划。 6)同一类总线必须按照相同的拓扑结构在相同区域内布线。 说明：如上图 PCB 板所示，根据信号类型，将高密 BGA 区域布线可以分成十几组总线，进行布 线规划。 7)各类总线规划时避免不同总线交叉，引起布线通道竞争。 8)各类总线不可避免的出现交叉时，避免直接在 BGA 区域进行空间交换，优先引出到 BGA 外统一换层处理。 BGA BGABGA 图 28. 9)高密区域布线禁止长斜线直连处理，建议按照横竖布线层换层的方式进行处理。 BGA BGA 换层处 图 29. 14.3 重要信号布线规划 1)200MHz 以上或时序裕量小于 0.5ns 的同步并行总线要求拓扑结构保持严格一致，同层并 行布线，同步换层，各层分段等长。