数电课程设计报告.doc

数电 课程设计说明书 题 目 数字电子钟的设计 系 (部) 专业(班级) 姓 名 学 号 指导教师 起止日期 1 摘要：摘要： 这次课程设计采用的课题是数字电子钟的设计。数字钟是一种用数字电路技术实现时、 分、秒计时的装置，与机械式始终相比具有更高的准确性和直观性，且无机械装置，具有 更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其 中包括了组合逻辑电路和时序电路。 因此，此次设计数字钟就是为了了解数字钟的原理，从而学会设计制作数字钟，并在设计 数字钟的过程中进一步了解各种在制作中用到的中小规模集成电路的作用及实用方法，且 由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电 路与时序电路的原理与实用方法。 关键词关键词： 数字电子钟 2 目目 录录 1、绪论：、绪论：.3 2、课程设计的主要内容：、课程设计的主要内容：.5 3、设计作品名称：、设计作品名称：.6 3.1、电路原理图：、电路原理图：.6 3.1.1、使用的关键器件、使用的关键器件.6 3.1.2、60进制计数器的电路图进制计数器的电路图8 3.1.3、24进制计数器的电路图进制计数器的电路图9 3.1.4、总电路图、总电路图.9 3.2、工作原理、仿真和性能测试与分析：、工作原理、仿真和性能测试与分析：.10 4、总结：、总结：.11 5、存在的不足及建议：、存在的不足及建议：12 3 1、绪论绪论： 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目 前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。经过了数字电 路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习， 我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运 用到实际中去。 这次数字电子技术课程设计，老师总共给出了十个课题供我们选择。之所以选择这个 课题，是因为觉得其综合性较其它课题可能要强一些，它其中就包括了计数器的应用。本 次设计主要研究了计数器的进制设置及数字钟电路的搭接方法。通过这次课程设计，可以 了解数字钟的组成和工作原理，掌握简单数字系统设计方法。设计过程中，通过对课题的 研究，可以进一步理解所学的数字电子技术知识，从而达到综合掌握所学进而应用的目的。 数字钟是一个将“时” 、 “分” 、 “秒”显示于人的视觉器官的计时装置。它的计时周期 为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功能和一些星期、报时、停电 查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、 “时” 、 “分” 、 “秒” 、 “星期” 、计数器、校时电路、报时电路和振荡器组成。但由于时间限制，本次课程设计 所完成的是由译码显示器、 “时” 、 “分” 、 “秒”组成的部分数字钟电路，能实现二十四小时 的计时与显示。其中秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度， 一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器” ， “秒计数器”采 用 60 进制计数器，每累计 60 秒发出一个“分脉冲”信号，该信号将作为“分计数器”的 时钟脉冲。 “分计数器”也采用 60 进制计数器，每累计 60 分钟，发出一个“时脉冲”信号， 该信号将被送到“时计数器” 。 “时计数器”采用 24 进制计时器，可实现对一天 24 小时的 累计。译码显示电路将“时” 、 “分” 、 “秒”计数器的输出状态送到译码显示器译码，通过 LED 七段显示器显示出来。 由于仿真及实验条件的限制，本次数字钟的仿真输出数据存在一定的不稳定性，但其 本质功能是可以实现的。 4 2、课程设计的主要内容：、课程设计的主要内容： 08 级级数字数字电电子技子技术课术课程程设计设计任任务书务书 系(部):电子与通信工程系 专业: 通信 指导教师: 龙英、冯璐、陈威兵、高岳民 2010-6- 15 课题名称数字电子钟 设 计 内 容 及 要 求 1、 课题名称类别： 1.1 计数器类； 1.2 抢答器类； 1.3 交通控制器类； 1.4 数字钟类； 1.5 密码锁类； 1.6 定时器类； 1.7 分频、倍频器类； 1.8 不同进制转换类； 1.9 信号发生器类； 1.10 A/D 转换类； 课题也可自拟，但需报指导老师批准； 2、设计要求： 2.1 必要的参数计算或基本原理说明； 2.2 所有课题均需在 multisim9 软件完成硬件电路设计，并仿真通过； 2.3 有相关参数测试数据或波形分析说明。 3、选题要求： 1 人 1 组，组与组间的课题内容不得完全相同； 设 计 工 作 量 1、收集设计所采用的电子元器件的资料、PDF 文档（封装形式、管脚特性、常规用法等参 数） ； 2、提交课程设计说明书，包括设计原理图、仿真和调试过程分析、参考文献、设计总结等。 3、课程设计提交资料：设计原理图（multisim9 格式电子文档） 、课程设计说明书（按提供 模板的内容、格式要求书写） ； 起止日期（或时间） 设计内容（或预期目标）备注 进 度 安 排 2010 年 6 月 21 日 25 日 设计电路并仿真通过（祥见课程设计指导书） 5 教研室 意见 年 月 日系（部）主 管领导意见 年 月 日 3、设计作品名称：、设计作品名称： 数字电子钟 3.1、电路原理图：、电路原理图： 3.1.1、使用的关键器件、使用的关键器件 74290N：290 为二、五、十进制计数器，共有 54/74290 和 54/74LS290 两种线路结构 型式，其主要电器特性的典型值如下（不同厂家具体值有差别）： 主要电器特性的典型值如下(不同厂家具体值有差别): 型号fCPD 54290/7429042MHz145mW 54LS290/74LS29042MHz45mW 异步清零端 MR1,MR2 为高电平时，只要置9 端MS1,MS2 有一个为低电 平，就可以完成清零功能。 当 MS1,MS2 均为高电平时，不管其他输入端状态如何，就可以完成置9 功能。 当 MR1,MR2 中有一个以及MS1,MS2 中有一个同时为低电平时，在时钟 端/CP0,/CP1 脉冲下降沿作用下进行计数操作： a) 十进制计数。应将/CP1 与Q0 连接，计数脉冲由/CP0 输入。 b) 二、五混合进制计数。应将/CP0 与Q1 连接，计数脉冲由/CP1 输入。 c) 二分频、五分频计数。Q0 为二分频输出，Q1Q3 为五分频输出。 引出端符号： /CP0二分频时钟输入端（下降沿有效） /CP1五分频时钟输入端（下降沿有效） Q0Q3输出端 6 MR1,MR2异步复位端 MS1.MS2异步置 9 端 外部管腿图： 逻辑图： 功能表： 7 3.1.2、60 进制计数器的电路图进制计数器的电路图 说明：由两片 74290 芯片组成，采用异步时序电路控制和反馈清零法，在十位计数到 5 时，下一个脉冲一到来清零。 U1 74290N QA 9 QB 5 QD 8 QC 4 INB 11 R91 1 R92 3 R01 12 INA 10 R02 13 U2 74290N QA 9 QB 5 QD 8 QC 4 INB 11 R91 1 R92 3 R01 12 INA 10 R02 13 XFG1 U3 AND2 U4 DCD_HEX_GREEN U5 DCD_HEX_GREEN 3.1.3、24 进制计数器的电路图进制计数器的电路图 说明：由两片 74290 芯片组成，采用异步时序信号控制和反馈清零法实现 24 进制计数。 8 U1 74290N QA 9 QB 5 QD 8 QC 4 INB 11 R91 1 R92 3 R01 12 INA 10 R02 13 U2 74290N QA 9 QB 5 QD 8 QC 4 INB 11 R91 1 R92 3 R01 12 INA 10 R02 13 XFG1 U3 AND2 U4 DCD_HEX_GREEN U5 DCD_HEX_GREEN 3.1.4、总电路图、总电路图 说明：通过 24 进制计数器和 60 进制计数器级联而成。 U1 74290N QA 9 QB 5 QD 8 QC 4 INB 11 R91 1 R92 3 R01 12 INA 10 R02 13 U2 74290N QA 9 QB 5 QD 8 QC 4 INB 11 R91 1 R92 3 R01 12 INA 10 R02 13 U3 AND2 U4 DCD_HEX_GREEN U5 DCD_HEX_GREEN U6 74290N QA 9 QB 5 QD 8 QC 4 INB 11 R91 1 R92 3 R01 12 INA 10 R02 13 U7 74290N QA 9 QB 5 QD 8 QC 4 INB 11 R91 1 R92 3 R01 12 INA 10 R02 13 U8 AND2 U9 DCD_HEX_GREEN U10 DCD_HEX_GREEN U11 74290N QA 9 QB 5 QD 8 QC 4 INB 11 R91 1 R92 3 R01 12 INA 10 R02 13 U12 74290N QA 9 QB 5 QD 8 QC 4 INB 11 R91 1 R92 3 R01 12 INA 10 R02 13 XFG3 U13 AND2 U14 DCD_HEX_GREEN U15 DCD_HEX_GREEN 9 3.2、工作原理、仿真和性能测试与分析：、工作原理、仿真和性能测试与分析： 本次设计的数字电子钟的原理框图如下： 译码显示电路 时计数器分计数器秒计数器 脉冲信号发生器 由原理框图知电子钟主要由译码显示电路、计数器、信号发生器三部分组成，其中计 数器是设计研究的重点。 其中秒计数器和分计数器都是用两片 74290 芯片来实现 60 进制计数，个位采用 10 进 制，十位采用 6 进制。个位计数范围为 00001001 循环每当计数到 1001（相当于 10 进制 数的 9）时，再输入一个计数脉冲则会变为 0000，这时十位计数加 1，个位计数开始下一 个计数循环。实现原理：输出端 QA、QB、QC、QD 要从 0101 跳变到 0000，中间经过一 个瞬间状态 0110。这时只须将 QB、QC、两端经过一个 2 输入与门输出到 R1、R2 端。同 理分计数器的实现原理与秒计数的实现原理一样。至于时计数器使用的 24 进制计数，其原 理大致相同，输出端 QA、QB、QC、QD 从 0010 跳变到 0000.，将个位计数芯片的 QC 端 与十位计数芯片的 QB 端经过一个 2 输入与门输出到 R1、R2 端。 秒计数器与分计数器的级联方式是将秒计数器的与门输出端连接到分计数器的个位芯 片脉冲输入端。同理，分计数器与时计数器的级联方式同秒计数器与分计数器的级联方式。 这样，当秒计数器计数到 59，再输入一个脉冲，分计数器将计数加 1，同时秒计数器归零， 秒计数器进入下一个计数循环；当秒计数器计数到 59，分计数器计数到 59，再输入一个脉 冲，时计数器将计数加 1，同时分计数器和秒计数器归零，秒计数器和分计数器进入下一 个计数循环；当秒计数器计数到 59，分计数器计数到 59，时计数器计数到 23，再输入一 个脉冲，全部计数归零，计数进入下一个循环。 译码显示电路：时、分、秒计数器的个位与十位分别通过每位对应一块显示器，随时 显示出时、分、秒的数值。 数字钟电路采用仿真软件 Multisim9 仿真，仿真效果基本达到预期效果。从仿真结果 来看，电路存在一些不足之处，例如当电路开始运行时，其计数起点不一定是 00:00:00， 10 有可能是随机的一个计时起点。 4、总结：、总结： 一开始，决定做这个课题的时候就觉得它有点复杂，经过一天的时间还是没能找到开 始做的出发点，可能是对所学的数字电子技术不是很熟悉的缘故，对亏了同学的指点。虽 然这次课程设计所运用的知识都是之前所学，对电子技术有了一些了解，但那都是一些理 论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践想结合。从中对 我们学的知识有了更进一步的理解。 为期一周的课程设计是我更进一步地熟悉了计数器这类芯片的结构及掌握了芯片的工 作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解 决问题的习惯。虽然这只是一次简单的课程设计，老师对我们的要求也没有其他专业的高， 但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应该注意的问题。设计本 身并不是有很重要的意义，而是对待问题是的态度和处理事情的能力。在这次实验中遇到 了不少的问题针对不同的问题采取不同的解决方法，最终一一解决设计中遇到的问题。重 要的不是设计结果，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各 个部分的功能是如何实现的。各个芯片能够完成什么样