IC制程专业词汇.doc

頁次英文名稱中文名稱1Active Area主動區（工作區）2ACETONE丙酮3ADI顯影後檢查4AEI蝕刻後檢查5AIR SHOWER空氣洗塵室6ALIGNMENT對準7ALLOY/SINTER熔合8AL/SI鋁/矽 靶9AL/SI/CU鋁/矽/銅10ALUMINUN鋁11ANGLE LAPPING角度研磨12ANGSTROM埃13APCVD（ATMOSPRESSURE）常壓化學氣相沈積14AS75砷15ASHING，STRIPPING電漿光阻去除16ASSEMBLY晶粒封裝17BACK GRINDING晶背研磨18BAKE, SOFT BAKE, HARD BAKE烘烤，軟烤，預烤19BF2二氟化硼20BOAT晶舟21B.O.E緩衝蝕刻液22BONDING PAD銲墊23BORON硼24BPSG含硼及磷的矽化物25BREAKDOWN VOLTAGE崩潰電壓26BURN IN預燒試驗27CAD電腦輔助設計28CD MEASUREMENT微距測試29CH3COOH醋酸30CHAMBER真空室,反應室31CHANNEL通道32CHIP ,DIE晶粒33CLT（CARRIER LIFE TIME）截子生命週期34CMOS互補式金氧半導體35COATING光阻覆蓋36CROSS SECTION橫截面37C-V PLOT電容,電壓圓38CWQC全公司品質管制39CYCLE TIME生產週期時間40CYCLE TIME生產週期時間41DEFECT DENSITY缺點密度42DEHYDRATION BAKE去水烘烤43DENSIFY密化44DESCUM電漿預處理45DESIGN RULE設計規範46EDSIGN RULE設計準則47DIE BY DIE ALIGNMENT每FIELD均對準48DIFFUSION擴散49DI WATER去離子水50DOPING參入雜質51DRAM , SRAM動態,靜態隨機存取記憶體52DRIVE IN驅入53E-BEAM LITHOGRAPHY電子束微影技術54EFR（EARLY FAILURE RATE）早期故障率55ELECTROMIGRATION電子遷移56ELECTRON/HOLE電子/ 電洞57ELLIPSOMETER橢圓測厚儀58EM（ELECTRO MIGRATION TEST）電子遷移可靠度測試59END POINT DETECTOR終點偵測器60ENERGY能量61EPI WAFER磊晶晶片62EPROM (ERASABLE-PROGRAMMABLE ROM）電子可程式唯讀記憶體63ESDELECTROSTATIC DAMAGEELECTROSTATIC DISCHARGE靜電破壞靜電放電64ETCH蝕刻65EXPOSURE曝光66FABRICATION（FAB）製造67FBFC（FULL BIT FUNCTION CHIP）全功能晶片68FIELD/MOAT場區69FILTRATION過濾70FIT（FAILURE IN TIME）71FOUNDRY客戶委託加工72FOUR POINT PROBE四點偵測73F/S（FINESONIC CLEAN）超音波清洗74FTIR傅氏轉換紅外線光譜分析儀75FTY（FINAL TEST YIELD）76FUKE DEFECT77GATE OXIDE閘極氧化層78GATE VALVE閘閥79GEC（GOOD ELECTRICAL CHIP）優良電器特性晶片80GETTERING吸附81G-LINEG-光線82GLOBAL ALIGNMENT整片性對準與計算83GOI（GATE OXIDE INTEGRITY）閘極氧化層完整性84GRAIN SIZE顆粒大小85GRR STUDY (GAUGE REPEATABILITY AND REPRODUUCIBILITY）測量儀器重複性與再現性之研究86H2SO4硫酸87H3PO4磷酸88HCL氯化氫（鹽酸）89HEPA高效率過濾器90HILLOCK凸起物91HMDSHMDS蒸鍍92HNO3硝酸93HOT ELECTRON EFFECT熱電子效應94I-LINE STEPPERI-LINE步進對準曝光機95IMPURITY雜質96INTEGRATED CIRCUIT（IC）積體電路97ION IMPLANTER離子植入機98ION IMPLANTATION離子植入99ISOTROPIC ETCHING等向性蝕刻100ITY（INTEGRATED TEST YIELD）101LATCH UP栓鎖效應102LAYOUT佈局103LOAD LOCK傳送室104LOT NUMBER批號105LPCVD（LOW PRESSURE）低壓化學氣相沈積106LP SINTER低壓燒結107LPY（LASER PROBE YIELD）雷射修補前測試良率108MASK光罩109MICRO,MICROMETER,MICRON微，微米110MISALIGN對準不良111MOS金氧半導體112MPY（MULTI PROBE YIELD）多功能偵測良率113MTBF（MEAN TIME BETWEEN FAILURE）114N2,NITROGEN氮氣115N,P TYPE SEMICONDUCTORN,P型半導體116NSG（NONDOPED SILICATE GLASS）無參入雜質矽酸鹽玻璃117NUMERICAL APERTURE（N.A.）數值孔徑118OEB（OXIDE ETCH BACK ）氧化層平坦化蝕刻119OHMIC CONTACT歐姆接觸120ONO（OXIDE NITRIDE OXIDE）氧化層-氮化層-氧化層121OPL（OP LIFE）（OPERATION LIFE TEST）使用期限（壽命）122OXYGEN氧氣123P31磷124PARTICLE CONTAMINATION塵粒污染125PARTICLE COUNTER塵粒計數器126PASSIVATION OXIDE（P/O）護層127P/D（PARTICLE DEFECT）塵粒缺陷128PECVD電漿CVD129PELLICLE光罩護膜130PELLICLE光罩保護膜131PH3氫化磷132PHOTORESIST光阻133PILOT WAFER試作晶片134PINHOLE針孔135PIRANHA CLEAN過氧硫酸清洗136PIX聚醯胺膜137PLASMA ETCHING電將蝕刻138PM（PREVENTIVE MAINTENANCE）定期保養139POCL3三氯氧化磷140POLY SILICON複晶矽141POX聚醯胺膜含光罩功能142PREHEAT預熱143PRESSURE壓力144REACTIVE ION ETCHING（R.I.E.）活性離子蝕刻145RECIPE程式146REFLOW回流147REGISTRATION ERROR註記差148RELIABILITY可靠性149REPEAT DEFECT重複性缺點150RESISTIVITY阻值151RESOLUTION解析力152RETICLE光罩153REWORK/SCRAP/WAIVE修改 /報廢/簽過154RUN IN/OUT擠進/擠出155SCRUBBER刷洗機156SAD（SOFTWARE DEFECT ANALYSIS）缺陷分析軟體157SEM（SCANNING ELECTRON MICROSCOPE）電子顯微鏡158SELECTIVITY選擇性159SILICIDE矽化物160SILICIDE金屬矽化物161SILICON矽162SILICON NITRIDE氯化矽163SMS(SEMICODUCTOR MANUFACTURING SYSTEMS）半導體製造系統164SOFT WARE, HARD WARE軟體 ,硬體165S.O.G.（SPIN ON GLASS）旋製氧化矽166S.O.J.(SMALL OUTLINE J-LEAD PACKAGE）縮小型J形腳包裝IC167SOLVENT溶劑168SPECIFICATION（SPEC）規範169SPICE PARAMETERSPIC參數170S.R.A(SPREADING RESISTENCE ANALYSIS）展佈電阻分析171SPUTTERING濺鍍172SSER（SYSTEM SOFT ERROR RATE TEST）系統暫時性失效比率測試173STEP COVERAGE階梯覆蓋174STEPPER步進式對準機175SURFACE STSTES表面狀態176SWR（SPECIAL WORK REQUEST）177TARGET靶178TDDB（TIME DEPENDENT DIELECTRIC BREAKDOWN）介電質層崩貴的時間依存性179TECN（TEMPORARY ENGINEERING CHANGE NOTICE）臨時性製程變更通知180TEOS（TETRAETHYLOR THOSILICATE）四乙基氧化矽181THRESHOLD VILTAGE臨界電壓182THROUGH PUT產量183TMP（TI MEMORY PROTOTYPE，TMS-X TI MEMORY STANDARD PRODUCT）TI 記憶產品樣品（原型），TI記憶體標準產品184TOX氧化層厚度185TROUBLE SHOOTING故障排除186UNDERCUT底切度187UNIFORMITY均勻度188VACUUM真空189VACUUM PUMP真空幫浦190VERNIER遊標尺191VIA CONTACT連接窗192VISCOSITY黏度193VLF（VERTICAL LAMINAR FLOW）垂直流層194WELL/TANK井區195WLRC(WAFER LEVEL RELIABILITY CONTROL）晶圓層次（廠內）可靠度控制196WLQC（WAFER LEVEL QUALITY CONTROL ）晶圓層次（廠內）品質控制197X-RAY LITHOGRAPHYX光微影技術198YELLOW ROOM黃光室頁次英文名稱中文名稱解析1Active Area主動區（工作區）主動電晶體（ACTIVE TRANSISTOR）被製造的區域即所謂的主動區（ACTIVE AREA）。在標準之MOS製造過程中ACTIVE AREA是由一層氮化矽光罩即等接氮化矽蝕刻之後的局部場區氧化所形成的，而由於利用到局部場氧化之步驟，所以ACTIVE AREA會受到鳥嘴（BIRDS BEAK）之影響而比原先之氮化矽光罩所定義的區域來的小，以長0.6UM之場區氧化而言，大概會有0.5UM之BIRDS BEAK存在，也就是說ACTIVE AREA比原在之氮化矽光罩所定義的區域小0.5UM。2ACTONE丙酮1. 丙酮是有機溶劑的一種，分子式為CH3COCH3。2. 性質為無色，具刺激性及薄荷臭味之液體。3. 在FAB內之用途，主要在於黃光室內正光阻之清洗、擦拭。4. 對神經中樞具中度麻醉性，對皮膚黏膜具輕微毒性，長期接觸會引起皮膚炎，吸入過量之丙酮蒸汽會刺激鼻、眼結膜及咽喉黏膜，甚至引起頭痛、噁心、嘔吐、目眩、意識不明等。5. 允許濃度1000PPM。3ADI顯影後檢查1.定義：After Developing Inspection 之縮寫2.目的：檢查黃光室製程；光阻覆蓋對準曝光顯影。發現缺點後，如覆蓋不良、顯影不良等即予修改，以維護產品良率、品質。3.方法：利用目檢、顯微鏡為之。4AEI蝕刻後檢查1. 定義：AEI即After Etching Inspection，在蝕刻製程光阻去除前及光阻去除後，分別對產品實施全檢或抽樣檢查。2.目的：2-1提高產品良率，避免不良品外流。2-2達到品質的一致性和製程之重複性。2-3顯示製程能力之指標2-4阻止異常擴大，節省成本3.通常AEI檢查出來之不良品，非必要時很少作修改，因為重去氧化層或重長氧化層可能造成元件特性改變可靠性變差、缺點密度增加，生產成本增高，以及良率降低之缺點。5AIR SHOWER空氣洗塵室進入潔淨室之前，需穿無塵衣，因在外面更衣室之故，無塵衣上沾著塵埃，故進潔淨室之前，需經空氣噴洗機將塵埃吹掉。6ALIGNMENT對準1. 定義：利用晶片上的對準鍵，一般用十字鍵和光罩上的對準鍵合對為之。2. 目的：在IC的製造過程中，必須經過610次左右的對準、曝光來定義電路圖案，對準就是要將層層圖案精確地定義顯像在晶片上面。3. 方法：A.人眼對準B.用光、電組合代替人眼，即機械式對準。7ALLOY/SINTER熔合Alloy之目的在使鋁與矽基(Silicon Substrate)之接觸有Ohmic特性，即電壓與電流成線性關係。Alloy也可降低接觸的阻值。8AL/SI鋁/矽 靶此為金屬濺鍍時所使用的一種金屬合金材料利用Ar遊離的離子，讓其撞擊此靶的表面，把Al/Si的原子撞擊出來，而鍍在晶片表面上，一般使用之組成為Al/Si (1%)，將此當作元件與外界導線連接。9AL/SI/CU鋁/矽 /銅金屬濺鍍時所使用的原料名稱，通常是稱為TARGET，其成分為0.5銅，1矽及98.5鋁，一般製程通常是使用99鋁1矽，後來為了金屬電荷遷移現象（ELEC TROMIGRATION）故滲加0.5銅，以降低金屬電荷遷移。10ALUMINUN鋁此為金屬濺鍍時所使用的一種金屬材料，利用Ar遊離的離子，讓其撞擊此種材料做成的靶表面，把Al的原子撞擊出來，而鍍在晶片表面上，將此當作元件與外界導線之連接。11ANGLE LAPPING角度研磨Angle Lapping 的目的是為了測量Junction的深度，所作的晶片前處理，這種採用光線干涉測量的方法就稱之Angle Lapping。公式為Xj=/2 NF即Junction深度等於入射光波長的一半與干涉條紋數之乘積。但漸漸的隨著VLSI元件的縮小，準確度及精密度都無法因應。如SRP(Spreading Resistance Prqbing)也是應用Angle Lapping的方法作前處理，採用的方法是以表面植入濃度與阻值的對應關係求出Junction的深度，精確度遠超過入射光干涉法。12ANGSTRON埃是一個長度單位，其大小為1公尺的百億分之一，約為人的頭髮寬度之五十萬分之一。此單位常用於IC製程上，表示其層（如SiO2，Poly，SiN.）厚度時用。13APCVD（ATMOSPRESSURE）常壓化學氣相沈積APCVD為Atmosphere(大氣)，Pressure(壓力)，Chemical(化學)，Vapor(氣相)及Deposition(沈積)的縮寫，也就是說，反應氣體（如SiH4(g)，B2H6(g)，和O2(g)）在常壓下起化學反應而生成一層固態的生成物（如BPSG）於晶片上。14AS75砷自然界元素之一；由33個質子，42個中子即75個電子所組成。半導體工業用的砷離子（As）可由AsH3氣體分解得到。砷是N-TYPE DOPANT 常用作N-場區、空乏區及S/D植入。15ASHING，STRIPPING電漿光阻去除1. 電漿預處理，係利用電漿方式（Plasma），將晶片表面之光阻加以去除。2. 電漿光阻去除的原理，係利用氧氣在電漿中所產生隻自由基（Radical）與光阻（高分子的有機物）發生作用，產生揮發性的氣體，再由幫浦抽走，達到光阻去除的目的。3. 電漿光組的產生速率通常較酸液光阻去除為慢，但是若產品經過離子植入或電將蝕刻後，表面之光組或發生碳化或石墨化等化學作用，整個表面之光阻均已變質，若以硫酸吃光阻，無法將表面已變質之光阻加以去除，故均必須先以電漿光阻去除之方式來做。16ASSEMBLY晶粒封裝以樹酯或陶瓷材料，將晶粒包在其中，以達到保護晶粒，隔絕環境污染的目的，而此一連串的加工過程，即稱為晶粒封裝（Assembly）。封裝的材料不同，其封裝的作法亦不同，本公司幾乎都是以樹酯材料作晶粒的封裝，製程包括：晶片切割晶粒目檢晶粒上架（導線架，即Lead frame）銲線模壓封裝穩定烘烤（使樹酯物性穩定）切框、彎腳成型腳沾錫蓋印完成。以樹酯為材料之IC，通常用於消費性產品，如電腦、計算機，而以陶瓷作封裝材料之IC，屬於高性賴度之元件，通常用於飛彈、火箭等較精密的產品上。17BACK GRINDING晶背研磨利用研磨機將晶片背面磨薄以便測試包裝，著重的是厚度均勻度及背面之乾淨度。一般6吋晶片之厚度約20mil30 mil左右，為了便於晶粒封裝打線，故需將晶片厚度磨薄至10 mil 15mil左右。18BAKE, SOFT BAKE, HARD BAKE烘烤，軟烤，預烤烘烤（Bake）：在積體電路晶片上的製造過程中，將晶片至於稍高溫（60250）的烘箱內或熱板上均可謂之烘烤，隨其目的的不同，可區分微軟烤（Soft bake）與預烤（Hard bake）。軟烤（Soft bake）：其使用時機是在上完光阻後，主要目的是爲了將光阻中的溶劑蒸發去除，並且可增加光阻與晶片之附著力。預烤（Hard bake）：又稱為蝕刻前烘烤（pre-etch bake），主要目的為去除水氣，增加光阻附著性，尤其在濕蝕刻（wet etching）更為重要，預烤不全長會造成過蝕刻。19BF2二氟化硼一種供做離子植入用之離子。BF2 是由BF3 氣體晶燈絲加熱分解成：B10、B11、F19、B10F2、B11F2 。經Extract拉出及質譜磁場分析後而得到。是一種P-type 離子，通常用作VT植入（閘層）及S/D植入。20BOAT晶舟Boat原意是單木舟，在半導體IC製造過程中，常需要用一種工具作晶片傳送、清洗及加工，這種承載晶片的工具，我們稱之為Boat。一般Boat有兩種材質，一是石英、另一是鐵氟龍。石英Boat用在溫度較高（大於300）的場合。而鐵氟龍Boat則用在傳送或酸處理的場合。21B.O.E緩衝蝕刻液BOE是HF與NG4F依不同比例混合而成。6:1 BOE蝕刻即表示HF：NH4F=1：6的成分混合而成。HF為主要的蝕刻液，NH4F則作為緩衝劑使用。利用NH4F固定H的濃度，使之保持一定的蝕刻率。HF會浸蝕玻璃及任何含矽石的物質，對皮膚有強烈的腐蝕性，不小心被濺到，應用大量水沖洗。22BONDING PAD銲墊銲墊晶利用以連接金線或鋁線的金屬層。在晶粒封裝（Assembly）的製程中，有一個步驟是作“銲線”，即是用金線（塑膠包裝體）或鋁線（陶瓷包裝體）將晶粒的線路與包裝體之各個接腳依銲線圖（Bonding Diagram）連接在一起，如此一來，晶粒的功能才能有效地應用。由於晶粒上的金屬線路的寬度即間隙都非常窄小，（目前SIMC所致的產品約是微米左右的線寬或間隙），而用來連接用的金線或鋁線其線徑目前由於受到材料的延展性即對金屬接線強度要求的限制，祇能做到1.01.3mil（25.433j微米）左右，在此情況下，要把二、三十微米的金屬線直接連接到金屬線路間距只有3微米的晶粒上，一定會造成多條鋁線的接橋，故晶粒上的鋁路，在其末端皆設計成一個約4mil見方的金屬層，此即為銲墊，以作為接線使用。銲墊通常分佈再晶粒之四個週邊上（以粒封裝時的銲線作業），其形狀多為正方形，亦有人將第一焊線點作成圓形，以資辨識。銲墊因為要作接線，其上得護層必須蝕刻掉，故可在銲墊上清楚地看到“開窗線”。而晶粒上有時亦可看到大塊的金屬層，位於晶粒內部而非四周，其上也看不到開窗線，是為電容。23BORON硼自然元素之一。由五個質子及六個中子所組成。所以原子量是11。另外有同位素，是由五個質子及五個中子所組成原子量是10（B10）。自然界中這兩種同位素之比例是4：1，可由磁場質譜分析中看出，是一種P-type的離子（B 11），用來作場區、井區、VT及S/D植入。24BPSG含硼及磷的矽化物BPSG乃介於Poly之上、Metal之下，可做為上下兩層絕緣之用，加硼、磷主要目的在使回流後的Step較平緩，以防止Metal line濺鍍上去後，造成斷線。25BREAKDOWN VOLTAGE崩潰電壓反向P-N接面元件所加之電壓為P接負而N接正，如為此種接法則當所加電壓通在某個特定值以下時反向電流很小，而當所加電壓值大於此特定值後，反向電流會急遽增加，此特定值也就是吾人所謂的崩潰電壓（BREAKDOWN VOLTAGE）一般吾人所定義反向P - N接面之反向電流為1UA時之電壓為崩潰電壓，在P - N或 N-P之接回元件中崩潰電壓，隨著N（或者P）之濃度之增加而減小。26BURN IN預燒試驗預燒（Burn in）為可靠性測試的一種，旨在檢驗出哪些在使用初期即損壞的產品，而在出貨前予以剔除。預燒試驗的作法，乃是將元件（產品）至於高溫的環境下，加上指定的正向或反向的直流電壓，如此殘留在晶粒上氧化層與金屬層之外來雜質離子或腐蝕性離子將容易遊離而使故障模式（Failure Mode）提早顯現出來，達到篩選、剔除早期夭折產品之目的。預燒試驗分為靜態預燒（Static Burn in）與動態預燒（Dynamic Burn in）兩種，前者在試驗時，只在元件上加上額定的工作電壓即消耗額定的功率，而後者除此外並有模擬實際工作情況的訊號輸入，故較接近實際狀況，也較嚴格。基本上，每一批產品在出貨前，皆須作百分之百的預燒試驗，馾由於成本及交貨其等因素，有些產品舊祇作抽樣（部分）的預燒試驗，通過後才出貨。另外對於一些我們認為它品質夠穩定且夠水準的產品，亦可以抽樣的方式進行，當然，具有高信賴度的產品，皆須通過百分之百的預燒試驗。27CAD電腦輔助設計CAD：Computer Aided Design電腦輔助設計，此名詞所包含的範圍很廣，可泛稱一切電腦為工具，所進行之設計；因此不僅在IC設計上用得到，建築上之設計，飛機、船體之設計，都可能用到。在以往電腦尚未廣泛應用時，設計者必須以有限之記憶、經驗來進行設計，可是有了所謂CAD後，我們把一些常用之規則、經驗存入電腦後，後面的設計者，變可節省不少從頭摸索的工作，如此不僅大幅地提高了設計的準確度，使設計的領域進入另一新天地。28CD MEASUREMENT微距測試CD: Critical Dimension之簡稱。通常於某一個層次中，為了控制其最小線距，我們會製作一些代表性之量測圖形於晶方中，通常置於晶方之邊緣。簡言之，微距測量長當作一個重要之製程指標，可代表黃光製程之控制好壞。量測CD之層次通常是對線距控制較重要之層次，如氮化矽、POLY、CONT、MET等，而目前較常用於測量之圖形有品字型，L-BAR等。29CH3COOH醋酸ACETIC ACID 醋酸澄清、無色液體、有刺激性氣味、熔點16.63、沸點118。與水、酒精、乙醚互溶。可燃。冰醋酸是99.8以上之純化物，有別於水容易的醋酸食入或吸入純醋酸有中等的毒性，對皮膚及組織有刺激性，危害性不大，被濺到用水沖洗。30CHAMBER真空室,反應室專指一密閉的空間，常有特殊的用途：諸如抽真空、氣體反應或金屬濺度等。針對此特殊空間之種種外在或內在環境：例如外在粒子數（particle）、溼度及內在溫度、壓力、氣體流量、粒子數等加以控制。達到晶片最佳反應條件。31CHANNEL通道當在MOS電晶體的閘極上加上電壓（PMOS為負，NMOS為正），則閘極下的電子或電洞會被其電場所吸引或排斥而使閘極下之區域形成一反轉層（Inversion Layer），也就是其下之半導體P-type變成N-type Si，N-type變成P-type Si，而與源極和汲極，我們舊稱此反轉層為“通道”。通道的長度“Channel Length”對MOS元件的參數有著極重要的影響，故我們對POLY CD的控制需要非常謹慎。32CHIP ,DIE晶粒一片晶片（OR晶圓，即Wafer）上有許多相同的方形小單位，這些小單位及稱為晶粒。同一晶片上每個晶粒都是相同的構造，具有相同的功能，每個晶粒經包裝後，可製成一顆顆我們日常生活中常見的IC，故每一晶片所能製造出的IC數量是很可觀的，從幾百個到幾千個不等。同樣地，如果因製造的疏忽而產生的缺點，往往就會波及成百成千個產品。33CLT（CARRIER LIFE TIME）截子生命週期一、 定義少數戴子再溫度平均時電子被束縛在原子格內，當外加能量時，電子獲得能量，脫離原子格束縛，形成自由狀態而參與電流島通的的工作，但能量消失後，這些電子/電洞將因在結合因素回復至平衡狀態，因數當這些載子由被激發後回覆平衡期間，稱之為少數載子“LIFE TIME“二、 應用範圍1.評估盧管和清洗槽的乾淨度2.針對晶片之清潔度及損傷程度對CLT值有影響為A.晶片中離子污染濃度及污染之金屬種類B.晶片中結晶缺陷濃度34CMOS互補式金氧半導體金屬氧化膜半導體（MOS，METAL-OXIDE SEMICONDUCTOR）其製程程式及先在單晶矽上形成絕緣氧化膜，再沈積一層複晶矽（或金屬）作為閘極，利用家到閘極的電廠來控制MOS元件的開關（導電或不導電）。按照導電載子的種類，MOS，又可分成兩種類型：NMOS（由電子導電）和PMOS（由電洞導電）。而互補式金氧半導體（CMOSCOMPLEMENTARY MOS）則是由NMOS及PMOS組合而成，具有省電、抗雜訊能力強、-PARTICLE免疫力好等許多優點，是超大型積體電路（VLSI）的主流。35COATING光阻覆蓋將光阻劑以浸泡、噴霧、刷怖、或滾壓等方法加於晶片上，稱為光阻覆蓋。目前效果最佳的方法為旋轉法；旋轉法乃是將晶片以真空吸附於一個可旋轉的晶片支援器上，適量的光阻劑加在晶片中央，然後晶片開始轉動，晶片上的光阻劑向外流開，很均勻的散在晶片上。要得到均勻的光阻膜，旋轉速度必須適中穩定。而旋轉速度和光阻劑黏滯性絕應所鍍光阻劑的厚度。光阻劑加上後，必須經過軟烤的步驟，以除去光阻劑中過多的溶劑，進而使光阻膜較為堅硬，同時增加光阻膜與晶片的接合能力的主要方法就是在於適當調整軟烤溫度與時間。經過了以上的鍍光阻膜即軟烤過程，也就是完成了整個光阻覆蓋的步驟。36CROSS SECTION橫截面IC的製造基本上是由一層一層的圖案堆積上去，而為了瞭解堆積圖案的構造，以改善製程或解決製程問題，經常會利用破壞性切割方式以電子顯微鏡（SEM）來觀察，而切割橫截面、觀察橫截面的方式是其中較為普遍之一種。37C-V PLOT電容,電壓圓譯意為電容、電壓圖：也就是說當元件在不同狀況下，在閘極上施以某一電壓時，會產生不同之電容值（此電壓可為正或負），如此元件為理想的元件；也就是閘極和汲極間幾乎沒有雜質在裡面（COMTAMINATION）。當外界環境改變時（溫度或壓力），並不太會影響它的電容值，利用此可MONITOR MOS 元件之好壞，一般V0.2為正常。38CWQC全公司品質管制以往有些經營者或老闆，一直都認為品質管制是品管部門或品管主管的責任，遇到品質管制做不好時，即立即指責品質主管，這是不對的。品質管制不是品質部門或某一單位就可以做好的，而是全公司每一部門全體人員都參與才能做好。固品質管制為達到經營的目的，必須結合公司內所有部門全體人員協力合作，構成一個能共同認識，亦於實施的體系，並使工作標準化，且使所定的各種事項確實實行，使自市場調查、研究、開發、設計、採購、製造、檢查、試驗、出貨、銷售、服務為止的每一階段的品質都能有效的管理，這就是所謂的全公司品質管制（Company Wide Quality Control）。實施CWQC的目的最主要的就是要改善企業體質；即發覺問題的體質、重視計劃的體質、重點指向的體質、重視過程的體質，以及全員有體系導向的體質。39CYCLE TIME生產週期時間指原料由投入生產線到產品於生產線產生所需之生產/製造時間。在TI-ACER，生產週期有兩種解釋：一為“晶片產出週期時間”（WAFER-OUT CYCLE TIME），一為“製程週期時間”（PROCESS CYCLE TIME）“晶片產出週期時間”乃指單一批號之晶片由投入到產出所需之生產/製造時間。“製程週期時間”則指所有晶片於單一工站平均生產/製造時間，而各工站（從頭至尾）平均生產/製造之加總極為該製程之製程週期時間。目前TI-ACER LINE REPORT 之生產週期時間乃採用“製程週期時間”。一般而言，生產週期時間可以下列公式概略推算之：生產週期時間=在製品（WIP）/產能（THROUGHOUT）40CYCLE TIME生產週期IC製造流程複雜，且其程式很長，自晶片投入至晶圓測試完成，謂之Cycle Time。由於IC生命週期很短，自開發、生產至銷售，需要迅速且能掌握時效，故Cycle Time越短，競爭能力就越高，能掌握產品上市契機，就能獲取最大的利潤。由於Cycle Time 長，不容許生產中的晶片因故報廢或重做，故各項操作過程都要依照規範進行，且要做好故障排除讓產品流程順利，早日出FIB上市銷售。41DEFECT DENSITY缺點密度缺點密度係指晶片單位面積上（如每平方公分、每平方英吋等）有多少缺點數之意，此缺點數一般可分為兩大類：A.可視性缺點B.不可視性缺點。前者可藉由一般光學顯微鏡檢查出來（如橋接、斷線），由於晶片製造過程甚為複雜漫長，晶片上缺點數越少，產品量率品質必然越佳，故缺點密度常備用來當作一個工廠製造的產品品質好壞的指標。42DEHYDRATION BAKE去水烘烤目的：去除晶片表面水分，增加光阻附著力。以免晶片表面曝光顯影後光阻掀起。方法：在光阻覆蓋之前，利用高溫（120或150）加熱方式為之。43DENSIFY密化CVD沈積後，由於所沈積之薄膜（THIN FILM之密度很低），故以高溫步驟使薄膜中之分子重新結合，以提高其密度，此種高溫步驟即稱為密化。密化通常以爐管在800以上的溫度完成，但也可在快速升降溫機台（RTP；RAPID THERMAL PROCESS）完成。44DESCUM電漿預處理1.電漿預處理，係利用電漿方式（Plasma），將晶片表面之光阻加以去除，但其去光阻的時間，較一般電漿光阻去除（Stripping）為短。其目的只是在於將晶片表面之光阻因顯影預烤等製程所造成之光阻毛邊或細屑（Scum）加以去除，以使圖形不失真，蝕刻出來之圖案不會有殘餘。2. 有關電漿去除光阻之原理，請參閱電漿光阻去除（Ashing）。3. 通常作電漿預處理，均以較低之壓力，及小之功率為之，也就是使光阻之蝕刻率降低得很低，使得均勻度能提高，以保持完整的圖形，達到電漿預處理的目的。45DESIGN RULE設計規範由於半導體製程技術，係一們專業、精緻又複雜的技術，容易受到不同製造設備製程方法（RECIPE）的影響，故在考慮各項產品如何從事製造技術完善，成功地製造出來時，需有一套規範來做有關技術上之規定，此即“DESIGN RULE”，其係依照各種不同產品的需求、規格，製造設備及製程方法、製程能力、各項相關電性參數規格等之考慮，訂正了如：1. 各製程層次、線路之間距離、線寬等之規格。2. 各製程層次厚度、深度等之規格。3. 各項電性參數等之規格。以供產品設計者及製程技術工程師等人之遵循、參考。46EDSIGN RULE設計準則設計準則EDSIGN RULE：反應製程能力及製程元件參數，以供IC設計者設計IC時的參考準則。一份完整的Design Rule包括有下列各部分：A.製程參數：如氧化層厚度、複晶、金屬層厚度等，其他如流程、ADI、AEI 參數。主要為擴散與黃光兩方面的參數。B.電氣參數：提供給設計者做模擬電路時之參考。C.佈局參數：及一般所謂的3m、2m、1.5m等等之Rules，提供佈局原佈局之依據。D.光罩製作資料：提供給光罩公司做光罩時之電腦資料，如CD BAR、測試鍵之擺放位置，各層次之相對位置之擺放等。47DIE BY DIE ALIGNMENT每FIELD均對準每個Field再曝光前均針對此單一Field對準之方法稱之；也就是說每個Field均要對準。48DIFFUSION擴散在一杯很純的水上點一滴墨水，不久後可發現水表面顏色漸漸淡去，而水面下漸漸染紅，但顏色是越來越淡，這即是擴散的一例。在半導體工業上常在很純的矽晶片上以預置或離子佈植的方式作擴散源（即紅墨水）。因固態擴散比液體擴散慢很多（約數億年），故以進爐管加高溫的方式，使擴散在數小時內完成。49DI WATER去離子水IC製造過程中，常需要用鹽酸容易來蝕刻、清洗晶片。這些步驟之後又需利用水把晶片表面殘留的鹽酸清除，故水的用量相當大。然而IC。工業用水，並不是一般的自來水或地下水，而是自來水或地下水經過一系列的純化而成。原來自來水或地下水中含有大量的細菌、金屬離子級PARTICLE，經廠務的設備將之殺菌、過濾和純化後，即可把金屬離子等雜質去除，所得的水即稱為去離子水，專供IC製造之用。50DOPING參入雜質為使元件運作，晶片必須參以雜質，一般常用的有：1.預置：在爐管內通以飽和的雜質蒸氣，使晶片表面有一高濃度的雜質層，然後以高溫使雜質驅入擴散；或利用沈積時同時進行預置。2.離子植入：先使雜質遊離，然後加速植入晶片。51DRAM , SRAM動態,靜態隨機存取記憶體隨機存取記憶器可分動態及靜態兩種，主要之差異在於動態隨機存取記憶體（DRAM），在一段時間（一般是0.5ms5ms）後，資料會消失，故必須在資料未消失前讀取元資料再重寫（refresh），此為其最大缺點，此外速度較慢也是其缺點，而DRAM之最大好處為，其每一記憶單元（bit）指需一個Transistor（電晶體）加一個Capacitor（電容器），故最省面積，而有最高之密度。而SRAM則有不需重寫、速度快之優點，但是密度低，每一記憶單元（bit）有兩類：A.需要六個Transistor（電晶體），B.四個Transistor（電晶體）加兩個Load resistor（負載電阻）。由於上述之優缺點，DRAM一般皆用在PC（個人電腦）或其他不需高速且記憶容量大之記憶器，而SRAM則用於高速之中大型電腦或其他只需小記憶容量。如監視器（Monitor）、印表機（Printer）等週邊控制或工業控制上。52DRIVE IN驅入離子植入（ion implantation）雖然能較精確地選擇雜質數量，但受限於離子能量，無法將雜質打入晶片較深（um級）的區域，因此需藉著原子有從高濃度往低濃度擴散的性質，在相當高的溫度去進行，一方面將雜質擴散道教深的區域，且使雜質原子佔據矽原子位置，產生所要的電性，另外也可將植入時產生的缺陷消除。此方法稱之驅入。在驅入時，常通入一些氧氣，因為矽氧化時，會產生一些缺陷，如空洞（Vacancy），這些缺陷會有助於雜質原子的擴散速度。另外，由於驅入世界原子的擴散，因此其方向性是各方均等，甚至有可能從晶片逸出（out-diffusion），這是需要注意的地方。53E-BEAM LITHOGRAPHY電子束微影技術目前晶片製作中所使用之對準機，其曝光光源波長約為（365nm436nm），其可製作線寬約1之IC圖形。但當需製作更細之圖形時，則目前之對準機，受曝光光源波長之限制，而無法達成，因此在次微米之微影技術中，及有用以電子數為曝光光源者，由於電子束波長甚短（0.1A），故可得甚佳之解析度，作出更細之IC圖型，此種技術即稱之電子束微影技術。電子束微影技術，目前已應用於光罩製作上，至於應用於光晶片製作中，則仍在發展中。54EFR（EARLY FAILURE RATE）早期故障率Early Failure Rate是產品可靠度指標，意謂IC到客戶手中使用其可能發生故障的機率。當DRAM生產測試流程中經過BURN-IN高溫高壓測試後，體質不佳的產品便被淘汰。為了確定好的產品其考靠度達到要求，所以從母批中取樣本做可靠度測試，試驗中對產品加高壓高溫，催使不耐久的產品故障，因而得知產品的可靠度。故障機率與產品生命週期之關係類似浴缸，稱為Bathtub Curve.55ELECTROMIGRATION電子遷移所謂電子遷移，乃指在電流作用下金屬的質量會搬動，此係電子的動量傳給帶正電之金屬離子所造成的。當元件尺寸越縮小時，相對地電流密度則越來越大；當此大電流經過積體電路中之薄金屬層時，某些地方之金屬離子會堆積起來，而某些地方則有金屬空缺情形，如此一來，堆積金屬會使鄰近之導體短路，而金屬空缺則會引起斷路。材料搬動主要原動力為晶界擴散。有些方法可增加鋁膜導體對電遷移之抗力，例如：與銅形成合金，沈積時加氧等方式。56ELECTRON/HOLE電子/ 電洞電子是構成原子的帶電粒子，帶有一單位的負電荷，環繞在原子核四週形成原子。墊洞是晶體中在原子核間的共用電子，因受熱幹擾或雜質原子取代，電子離開原有的位置所遺留下來的“空缺”因缺少一個電子，無法維持電中性，可視為帶有一單位的正電荷。57ELLIPSOMETER橢圓測厚儀將已知波長之射入光分成線性偏極或圓偏極，照射在待射晶片，利用所得之不同橢圓偏極光之強度訊號，以Fourier分析及Fresnel方程式，求得待測晶片模厚度58EM（ELECTRO MIGRATION TEST）電子遷移可靠度測試當電流經過金屬導線，使金屬原子獲得能量，沿區塊邊界（GRAIN Bounderies）擴散（Diffusion），使金屬線產生空洞（Void），甚至斷裂，形成失效。其對可靠度評估可用電流密度線性模型求出：AF=【J（stress）/J（op）】nexp【Ea/Kb （1/T（op）- 1/T（stress）】TF=AFT（stress）59END POINT DETECTOR終點偵測器在電漿蝕刻中，利用其反應特性，特別設計用以偵測反應何時完成的一種裝置。一般終點偵測可分為下列三種：A.雷射終點偵測器（Laser Endpoint Detector）： 利用雷射光入射反應物（即晶片）表 面，當時顆發生時，反應層之厚度會逐漸減少，因而反射光會有幹擾訊號產生，當蝕刻完成時，所接收之訊號亦已停止變化，即可測得終點。B.激發光終點偵測器（Optical Emission End Point Detector） 用一光譜接受器，接受蝕刻反應中某一反應副產物（Byproduct）所激發之光譜，當蝕刻反應逐漸完成，此副產物減少，光譜也漸漸變弱，即可偵測得其終點。C.時間偵測器：直接設定反應時間，當時間終了，即結束其反應。60ENERGY能量能量是物理學之專有名詞。例如：B比A之電壓正100伏，若在A板上有一電子受B版正電吸引而加速跑到B版，這時電子在B版就比在A版多了100電子伏特的能量。