场效应晶体管的补充II.ppt

,半导体器件原理,南京大学,Chapter 8. FET的补充分析- CMOS 器件设计与性能参数 二、CMOS 性能参数 集成度、开关速度和功率消耗是VLSI的主要参数，主要关注影响开关速度的若干因数。 2.1 基本CMOS电路元件 2.2 寄生单元(电阻与电容) 2.3 CMOS 延迟对器件参数的依赖 2.4 先进CMOS器件的性能参数,半导体器件原理,南京大学,2.1 基本CMOS电路元件,半导体器件原理,南京大学,1。CMOS 反相器 在任何一个状态, 仅有一个晶体管导通, 没有静态电流与功率消耗.,半导体器件原理,南京大学,（1）CMOS反相器的传输特性,CMOS与MOSFET输入输出特性的不同点： n-MOSFET电流电压控制规则相同 p-MOSFET (Vs=Vdd),: Vin高， Vg低（IP小） ； Vin低，Vg=-Vdd (Ip大） Vout高，Vds低；（IP小） Vout低, Vds=-Vdd (Ip大）,半导体器件原理,南京大学,Vout-Vin 曲线的高到低转变区的陡峭度反映了数字电路 的性能. 高低转变点发生在中点: Vin=Vdd/2IP=IN Wp/Wn=In/Ip 对短沟道器件, In/Ip要小一些(速度饱和效应) A-C, nMOSFET工作在饱和区, pMOSFET工作在线性区 B-D, pMOSFET工作在饱和区, nMOSFET工作在线性区,半导体器件原理,南京大学,（2） CMOS反相器的开关特性 开及关的延迟相等,半导体器件原理,南京大学,C- 电容充电 C+ 电容放电 p-MOS电阻消耗,C+ 电容充电 C- 电容放电 n-MOS电阻消耗,半导体器件原理,南京大学,2。CMOS 与门和或门电路(逻辑计算),在与电路中,nMOSFET串联在输出端与地之间, pMOSFET并联在电源与输出端之间.(所有输入端处于高电平时,输出为低.) 更多地采用于CMOS技术中.,半导体器件原理,南京大学,在或电路中,nMOSFET并联在输出端与地之间, pMOSFET串联在电源与输出端之间.(所有输入端处于低电平时,输出为高.),半导体器件原理,南京大学,2.2 寄生单元(电阻与电容) 1。源漏电阻:,半导体器件原理,南京大学,积累层电阻与扩展电阻 积累层电阻依赖于栅压,被认为是Leff的一部分. 扩展电阻: 陡峭的源漏结, 注入点接近于沟道的金属结端点, 以上二电阻均很小. 渐变的源漏结, 注入点离开金属结, 二电阻较大.,半导体器件原理,南京大学,薄层电阻: 接触电阻: 短接触 长接触,自对准硅化物工艺中的电阻(薄层电阻和接触电阻均大大减小),半导体器件原理,南京大学,半导体器件原理,南京大学,2。寄生电容(结电容与交迭电容),结电容,半导体器件原理,南京大学,交迭电容,半导体器件原理,南京大学,3。栅电阻: 0.25um以下器件中栅RC延迟不能忽略,对大电流器件, 多指形的栅版图设计与源漏区的交叉分布.,半导体器件原理,南京大学,4。互连电阻与电容 （1）互连电容,在CMOS反相器或与门中可忽略, 但在VLSI芯片或系统中, 互连电阻与电容将对性能起重要的作用.,半导体器件原理,南京大学,半导体器件原理,南京大学,当金属线或间距尺寸与绝缘或线厚度大致相等时,总电容显示一较宽的最低值.,半导体器件原理,南京大学,（2）互连的等比例缩小 所有线性尺寸, 金属线长度、宽度、厚度、间距和绝缘层厚度均等比例缩小.,半导体器件原理,南京大学,（3）互连电阻 局域的互连：尺度的缩小不导致RC的问题,（4）大尺度互连的RC延迟（不同的等比例缩小规则）,半导体器件原理,南京大学,半导体器件原理,南京大学,2.3 CMOS 延迟对器件参数的依赖 开关电阻、输入电容和输出电容 延迟传递和延迟方程 (1) CMOS反相器链的延迟传递,半导体器件原理,南京大学,(2) 延迟方程：开关电阻、输入与输出电容（有负载）,三级输出：,半导体器件原理,南京大学,(3) CMOS延迟等比例变化：理想情况下将等比例减小。 电阻减小两倍，而电容基本不变（单位电容增加） 但实际并非如此，因阈值电压与关断电流的矛盾。,半导体器件原理,南京大学,2. 延迟对沟道宽度、长度和栅氧化层厚度的依赖 （1）CMOS延迟对pMOSFET/nMOSFET宽度比的依赖,半导体器件原理,南京大学,（2）器件宽度效应与负载电容,增大宽度将减小开关电阻，改善延迟。 插入一缓冲区（宽度k）或驱动器，以提高驱动能力，减小负载延迟。,半导体器件原理,南京大学,（3）延迟对沟道长度的依赖 速度饱和,半导体器件原理,南京大学,反相器的延迟随沟道长度线性地改善（在设计范围内）,半导体器件原理,南京大学,（4）延迟对栅氧化层厚度的依赖 薄氧化层对延迟影响较小，但可减小沟道长度，提高器件性能。,半导体器件原理,南京大学,半导体器件原理,南京大学,3. 延迟对电源电压和阈值电压的影响,半导体器件原理,南京大学,电源电压与阈值电压设计平面中的功率与延迟的折衷,半导体器件原理,南京大学,4. 延迟对寄生电阻和电容的依赖 （1）延迟对寄生电阻的依赖,半导体器件原理,南京大学,2）延迟对交迭电容的依赖,半导体器件原理,南京大学,（3）米勒效应：电容两边的充电电压随时间而改变所引起,半导体器件原理,南京大学,（4）延迟对结电容的依赖,半导体器件原理,南京大学,2.4 先进CMOS器件与MOS电容的应用 SOI CMOS SOI 衬底由氧离子注入（SIMOX）和键合技术，材料技术与现有CMOS兼容性的进步，使之特别适合于VLSI的应用。,半导体器件原理,南京大学,特性： 很小的结电容，源漏的结电容几乎被消除 无体效应，如双端与门中，N1的阈值电压不会由于体效应而下降，因为它们的体电势会随源而变化(Vx )。 免除软偏差，结端积累的少数载流子（硅中高能辐射产生）会扰乱逻辑存储态，而埋藏的氧化层将大幅度减少受离化辐射的体积。,（1）部分耗尽和全部耗尽SOI MOSFETS 部分耗尽：硅层厚度大于最大栅耗尽层厚度 全部耗尽：硅层厚度小于最大栅耗尽层厚度,半导体器件原理,南京大学,长沟道器件FD SOI MOSFETS的亚阈值斜率接近理想值(体效应系数接近1，Wdm很大)低阈值电压和工作电压。 短沟道器件中，埋层氧化层象一宽的栅耗尽区，使源漏电场极易穿过而导致差的短沟道效应。 在PD SOI MOSFETS中，中性区的存在导致浮置的体效应，在一特定情况下会提高电路速度，但漏电流的过冲则总是存在的。中性区的电位依赖于开关频度。 （2） SOI CMOS性能参数（强烈依赖于负载）,半导体器件原理,南京大学,半导体器件原理,南京大学,2. SiGe 或应变硅MOSFET SiGe 或应变硅中载流子的迁移率较体硅中有一增加 空穴迁移率在张应力或压应力下均增加（简并度的解除和传导质量的减小） 电子迁移率在张应力下增加（传导质量的减小导致较低的两个能谷的电子数量的增加）,寄生电阻和速度饱和效应会减少CMOS性能的改进大小。 技术与工艺的困难 低温工艺的要求 源漏电阻的增大又将消除性能的改进。,半导体器件原理,南京大学,半导体器件原理,南京大学,3. 低温CMOS：高迁移率和陡峭的亚阈值斜率。,半导体器件原理,南京大学,改变阈值电压的趋势（降低阈值电压保持电流不变，采用低高结）并充分利用陡峭的亚阈值