资源目录
压缩包内文档预览：(预览前20页/共27页)
编号：21835840
类型：共享资源
大小：19.66MB
格式：ZIP
上传时间：2019-09-06
上传人：QQ24****1780
认证信息
个人认证
王**（实名认证）
浙江
IP属地：浙江
25
积分
- 关 键 词：
-
大学
数字
逻辑
基础
管庶安
课件
ppt
- 资源描述：
-
大学数字逻辑基础-管庶安-课件PPT,大学,数字,逻辑,基础,管庶安,课件,ppt
- 内容简介：
-
2.3 组合逻辑设计的基本设计方法,例：判断一个4位二进制数是否大于9。,组合逻辑设计：根据给定的逻辑命题，设计出能实现其功能的逻辑电路。,步骤1 分析命题，规划待设计电路的基本框架 输入： 4位二进制数 DCBA 输出： 判断结果F 求解： 逻辑函数F（D,C,B,A）,要设计的电路需要： 4个输入端D，C，B，A，用于输入4位二进制数； 1个输出端F，输出判断结果。 规定F=1表示输入大于9。,步骤2 建立描述问题的逻辑函数 作真值表： （1） 将DCBA的全部组合值无遗漏地列出； （2） 根据逻辑命题填写F 的值,由真值表写出函数F的最小项表达式：,根据逻辑命题填写,步骤3 化简逻辑函数 （1） 由表达式作卡诺图； （2） 由卡诺图化简逻辑函数,步骤4 画出具体电路 由化简后的逻辑函数作电路。,为了用同一种门实现，对化简后的逻辑函数作变换，再作出电路：,2.4 设计方法的灵活运用,2.4.1 逻辑表达式的合理变换,例 ： 设计一个数值比较器，能比较 两个2位二进制正整数的大小。,步骤1 规划电路框架,输入：X = X1 X2，Y=Y1Y2 输出：比较结果Z。 当XY时，Z=1， 否则Z=0。,步骤2 建立逻辑函数,列真值表；,按最大项之积形式写出的逻辑表达式：,步骤3 化简逻辑函数,按0方格圈出卡诺圈，得到Z的反函数：,或,或,或,（1）,（3）,（2）,（1）,（2）,（3）,步骤4 画出电路,2.4.2 利用无关项简化设计,无关项：在某些实际问题中，输入变量的某些取值根本不会出现，或即 使出现了也不予关心。这样的取值称为无关项。 利用无关项可简化逻辑设计。,例： 设计水箱水位高度指示器。,步骤1 规划电路框架,输入：探测针D、C、B、A。间距均为1米，与水接触的探针 上产生低电平，否则产生高电平。,输出：高度值 Y = Y2Y1Y0（三位二进制数）。,水位探测示意图,水位指示逻辑的电路框架,步骤2 建立逻辑函数,表中，红色行的输入值不会出现，将其作为无关项考虑。对应的输出记为。 写出输出的逻辑表达式：,4米,3米,1米,0米,2米,水位,步骤3 化简逻辑函数，画出电路,注： 在合并方格时， 既可视为0， 也可视为1，怎样对化简有利 就怎样确定。,2.4.3 用分析法实现设计,分析法：分析实际问题的规律性，找出其中的基本操作步骤，对各步骤 用逻辑电路予以实现，再把它们有机地结合为一个整体。,例： 设计一个乘法器，实现两个2位二进制数相乘。,算术运算与逻辑运算对比：,结论： 一位二进制数的算术乘对应于逻辑“与”。 问题： 多位二进制数的代数乘又是怎样的呢？,算术运算 对应的逻 辑运算,以两个2位二进制数相乘为例说明：,结论：,画出电路：,2.5 组合逻辑电路的险象,什么是险象？,信号经过逻辑门会产生时延。时延的大小与信号经历的门数。因此，输入信号经过不同的途径到达输出端需要的时间也不同。这一因素不仅会使数字系统的工作速度降低，使信号的波形参数变坏，而且还会在电路中产生所谓“竞争冒险”现象。,2.5.1 险象的产生与分类,设有逻辑函数,电路,无时延时，B=1，C=1，A变化的工作波形。 应有：F=1,考虑时延时，B=1，C=1，A变化的工作波形。 F出现不应有的“毛刺”,毛刺,险象的分类 按险象脉冲的极性分： 若险象脉冲为负极性脉冲，则称为“0”型险象； 若险象脉冲为正极性脉冲，则称为“1”型险象。 按输入变化前后，“正常的输出”是否应该变化分： 若输出本应静止不变，但险象使输出发生了不应有的短暂变化，则称为静态险象； 在输出应该变化的情况下出现了险象，则称为动态险象。,四种组合险象示意：,2.5.2 险象的判断与消除,1. 用代数法判断及消除险象,继续考察函数,令B=1、C=1保持不变，令A变化，有：,因 多经过非门，比 A 的变化有延时，故出现险象。,再看，对F 作变换：,上式中出现 或 形式的项，这样的项会产生险象。,对于逻辑表达式 ，考察 变化、其他量不变时是否产生险象，则将其他量的固定值代入式中。若得到的表达式含有形如 或 形式的项，则该逻辑表达式可能产生险象。,险象判断法：,（1） 考察变量A。让B、C 取不同的值，求F 的表达形式。 结果：当B=1、C=1时，有 ，险象产生。,例： 判断函数 描述的逻辑电路是否可能产生险象,（2） 考察变量C。让A、B取不同的值，求F的表达形式：,结果：无论A、B取何值，电路均不产生险象。,注意： 竞争并非一定产生险象。产生险象的竞争称为临界竞争,不产生险象的竞争称为非临界竞争。,消除险象的办法：增加冗余项BC,消除办法： 增加卡诺圈（见红虚线圈）， 使、“连通”。 即：增加一个冗余项BC，使 最终得到的电路如图。,2. 用卡诺图法判断及消除险象,继续考察函数,作出卡诺图，卡诺圈、 相切，,相切处BC不变，A发生变化，因此产生险象。,结论：相切的卡诺圈会产生险象。,3. 用选通法避开险象,险象只是一种暂态过程，待电路进入稳态后，输出量即恢复成正确值。 因此，使用一个选通脉冲，对稳态下的输出量取样，就能避开险象，获得正确的输出。,2.6 常用组合逻辑电路设计,2.6.1 8421码加法器,设： X= X3X2X1X0、 Y= Y3Y2Y1Y0为8412码，C-1为来自低位的进位。 X、Y及C-1按十进制相加，产生的和为Z、进位为W。,怎样实现按十进制相加 ？先看手工演算过程：,（1） 设 ， ， ，则 。因S 9，故S就是所求的Z，且进位W为0。,（2） 设 ， ， ，则 。因S 9，故S不是所求的Z，须对S进行加6修正,而W应为1。,8412码加法器设计如下,步骤1 规划电路框架,“加6修正”电路应具备的功能： 应能判断输入是否大于9，以决定是“加6”还是不加。 要有一个二进制加法器，被加数为，加数固定为6或0。,关键: 怎样实现 “输入9判断逻辑” ?,下图中, R为判断结果输出端。 若输入9,则R=1。,“加6修正”电路中 的输入9判断逻辑,总逻辑框图,注意： 表中只列出了输入为019的情况，因为两个一位十进制数及进位C3相加，其和不会超过19。,写出逻辑函数：,步骤2 建立“输入9判断逻辑”的逻辑函数,步骤3 化简逻辑函数,由卡诺图化简R中的 项。,步骤4 画出电路图,2.6.2 七段译码器,数码管内的各个笔划段由LED（发光二极管）制成。每一个LED均有一个阳极和一个阴极，当某LED的阳极接高电平、阴极接地时，该LED就会发光。 各个LED的阴极全部接地；阳极由外部驱动，高电平有效。,七段译码器逻辑电路的功能： 将一位8421码DCBA译为驱动数码管各电极的7个输出量a g。 例如，要使数码管显示“0”字形，则g段不亮，其它段都亮，即要求： abcdefg = 1111110 h是小数点，另用一条专线驱动，不参加译码。,七段译码器逻辑的真值表,用卡诺图化简后的逻辑表达式,画出电路：,2.6.3 多路选择器与多路分配器,1 多路选择器 基本功能：对输入的几路数据进行选择， 让其中的某一路数据输出。,结构：D3D0是4路输入，F为输出， S1S0是选择控制信号。,输出与输入之间的关系 ：,扩展功能：在组合逻辑设计中常用来实现各种逻辑函数。,一般地，N 个选择控制端可以对2N 路数 据进行选择，其逻辑表达式为：,例：用4路选择器分别实现逻辑函数：,（1） ，对照输出与输入之间的关系，将A、B分别与S0、S1对应，并令 ，有：,（2）类似地，令 ，有： 将图2.58中的 改为0001，即可实现函数 。,结论： 用多路选择器实现逻辑函数的方法是：将选择信号视为逻辑输入变量，将多路输入数据视为控制信息。不同的控制信息将产生不同的逻辑函数，4路选择器可
- 温馨提示:
1: 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
人人文库网所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。
川公网安备: 51019002004831号