第03章(1)_ppt.txt

大学数字逻辑基础-管庶安-课件PPT

收藏

资源目录
跳过导航链接。
大学数字逻辑基础-管庶安-课件PPT.zip
数字逻辑基础-管庶安-PPT演示文稿
教案资料.ppt---(点击预览)
数字逻辑基础-管庶安-PPT课件文件
文稿ppt_ppt.txt---(点击预览)
文稿ppt_ppt.jpg---(点击预览)
文稿ppt.ppt---(点击预览)
数字逻辑基础-管庶安-大学教学资料
(课件资料)《数字逻辑基础》-管庶安-电子教案
压缩包内文档预览:
预览图 预览图 预览图 预览图 预览图 预览图
编号:21835840    类型:共享资源    大小:19.66MB    格式:ZIP    上传时间:2019-09-06 上传人:QQ24****1780 IP属地:浙江
25
积分
关 键 词:
大学 数字 逻辑 基础 管庶安 课件 ppt
资源描述:
大学数字逻辑基础-管庶安-课件PPT,大学,数字,逻辑,基础,管庶安,课件,ppt
内容简介:
第3章 触发器与时序逻辑分析 3.1 时序逻辑电路模型3.2 触发器3.1 时序逻辑电路模型 什么是时序逻辑电路? 组合逻辑: 当前的输出只与当前时刻的输入有关,与过去的输入历史无关。 时序逻辑: 当前的输出不仅与当前的输入有关,而且与过去的输入历史有关。 时序逻辑电路模型:对于组合逻辑部分,输入分为:外部输入 x1 xp ;内部输入 y1 yv 输出分为:外部输出 z1 zq ;内部输出 w1 wu存储电路接收 w1 wu,并予以记忆;输出 y1 yv 就是记忆的内容 用两组逻辑表达式共同描述时序逻辑电路的功能: 因 w 是 x 和 y 的函数,故 该方程组表明,时序逻辑电路的外部输出和次态都是外部输入和现态的函数。 w 称为激励函数。 输出函数 次态函数 存储电路由若干触发器组成. y1 yv 称为时序逻辑电路的状态。 一般,电路的状态在输入发生变化前后是不一样的,分别称为现态和次态,记为 y(n)和 y(n+1),简记为 y 和 y(n+1) 。3.2 触发器 有一组输入信号:通常为13个,作用 :令触发器状态发生转移 有两个稳定状态: “0”状态、“1”状态;触发器: 具有记忆功能的电子器件。3.2.1 基本R-S触发器 1 用与非门构成的基本R-S触发器 电路逻辑符号R: 复位(Reset)端S: 置位(Set)端 工作原理 若R = 1、S = 1,则: 只要保持R = 1、S = 1不变,状态将一直保持下去。 若R = 0、S = 1,则: 若R = 1、S = 0,则: R = 110 若R = 0、S = 0,则: 当 返回 R = 1、S = 1 时:状态不确定保证R-S触发器正常工作必须满足的条件: R 和 S 不能同时为0。结论:(1) 不论现态是什么, 在 R 端施加低电平能将现态强制性地转换到 “1” 态; 在 S 端施加低电平能将现态强制性地转换到 “0” 态; R 和 S 不能同时施加低电平。(2) R 和 S端的有效电平为低电平 逻辑功能 功能表 状态表 将功能表改写为状态表 次态卡诺图 Qn+1用状态表描述逻辑功能 特征方程用特征方程描述逻辑功能 由卡诺图导出次态方程功能表 电路逻辑符号(注意小圆圈的位置)结论:(1) 不论现态是什么, 在 R 端施加高电平能将现态强 制性地转换到 “0” 态; 在 S 端施加高电平能将现态强制性地转换到 “1” 态; R 和 S 不能同时施加高电平。(2) R 和 S端的有效电平为高电平2 用或非门构成的基本R-S触发器基本R-S触发器的缺点: (1) 存在约束关系,操作不便; (2) 对R、S要求严格,要相互配合,准确实时。3 时钟控制R-S触发器改进措施: 先施加好R、S信号,再用另一个统一、标准的信号实施触发。时钟信号,简称时钟,记为 CP 或 CLK 基本R-S触发器控制门 工作原理: 当 CP=0 时,G3、G4门被封锁,不管R、S如何变化,G3、G4门都输出1。触发器的状态不会改变。 当 CP=1 时,G3、G4开放,R、S经过G3、G4门反相后,分别施加到G1、G2门。 注意:有效电平变为高电平。 钟控R-S触发器的逻辑符号状态图 注意: (1) R、S 端无小圆圈,即高电平为有效电平; (2) C(钟控端)无小圆圈,即高电平期间CP有效。 钟控R-S触发器的描述功能表 状态表 逻辑符号状态图:描述时序逻辑电路的重要工具。 圆圈表示状态,圈中标上状态值。 箭头线表示状态的转移,线旁的值为发生状态转移的条件; 图旁标明各输入变量的名称及组合次序。结合约束条件,可得到特征方程由状态表或状态图可作出次态的卡诺图由卡诺图化简可得到次态方程钟控R-S触发器的特点: (1) 降低了对R、S信号变化的实时性要求。 当时钟处于无效电平时,封锁了电路的输入,在时钟作用之前, 有足够的时间准备好R、S信号; 当时钟作用时,R、S信号已稳定,触发器就能可靠地按要求翻转。 通常,时钟信号就是同步时序逻辑的公共时钟,整个电路按时钟 节拍有序工作。 (2)仍然存在约束条件,存在“空翻”。 在钟控有效此期间,如果输入信号发生多次变化,将引起触发器 发生多次翻转,其中只有某一次翻转是我们所希望的,其它翻转称 为 “空翻”。 3.2.2 常用触发器 1 D 触发器 目的:解决输入约束问题。 工作原理:(1) CP = 0:G3、G4被封锁,D的变 化不能传到G1、G2,触发器保持状态。(2) CP = 1:G3、G4门开放,D经G3、G4转换成一对互补信号送到G1、G2。若D = 0,则RS=01,Q = 0;若D = 1,则RS=10,Q = 1。 结论: (1) RS不可能为11,从而消除了状态 不确定,解决了输入约束问题。 (2) “空翻”现象依然存在。电路逻辑符号 D 触发器的描述由功能表得到状态表功能表状态表状态图12-122-2由状态表得到卡诺图由状态表得到状态图也可以由状态图得到卡诺图由卡诺图化简得到特征方程3特征方程 维持阻塞D 触发器目的:解决“空翻”问题。 电路逻辑符号维持阻塞线路的作用: 仅当CP的上升沿出现的一瞬间,D端的数据才能置入触发器。 注意:时钟输入端无小圆圈,表示上升沿触发边沿触发方式: 仅在时钟边沿瞬间起触发作用,抗干扰能力强。 这里为上升沿触发。也有下降沿触发的。RD和SD的用途: RD:直接复位端,低电平有效 SD :直接置位端,低电平有效 注意:不允许RD和SD同时有效2. J-K触发器 目的:引入两种新功能 (1)自动翻转功能; (2)现态保持功能。 注意:CP =1时存在空翻。 主从J-K触发器目的:改进电路,克服CP =1时 存在的空翻。 主触发器: CP上升沿触发后,从触发器 维持前一状态不变。 因有从触发器前一状态的封 锁,主触发器不会发生空翻。主从J-K触发器的特点: (1)后沿型触发器,无空翻现象发生。 (2)有两个输入使能端,具有4种功能,便于使用。 (3)CP上升沿采样J-K值,CP下降沿新状态才被输出。 从触发器: CP下跳沿触发,将主触发器 的状态置入从触发器。 注意:时钟输入端有小圆圈,表示下降沿触发电路逻辑符号 主从J-K触发器的描述由功能表得到状态表功能表状态表状态图12-122-2由状态表得到卡诺图由状态表得到状态图也可以由状态图得到卡诺图由卡诺图化简得到特征方程3特征方程3. T触发器 目的:实际中仅需要自动翻转和现态保 持功能。 构成:仅需将J-K端连起来作为T输入端。 T 触发器的描述:功能表由功能表得到状态表12-1状态表由状态表得到卡诺图由状态表得到状态图22-2也可以由状态图得到卡诺图3特征方程3.2.3 各类触发器的相互转换 1 D触发器转换成J-K触发器 。(1)画出J-K触发器的逻辑框图 为把D输入转换为J、K输入,需设计一 组合电路, 以实现从J、K到D的变换。(2)求组合逻辑的逻辑表达式 D触发器的特征方程: J-K触发器的特征方程: 令: 即有: 变换为:(3)画由D触发器组成J-K触发器的电路图。 组合电路2 R-S触发器转换成J-K触发器 组合电路组合电路(1)画出J-K触发器的逻辑框图 为把R、S输入转换为J、K输入,需设计一 组合电路, 以实现从J、K到 R 、 S 的变换。(2)求组合电路的逻辑表达式 D触发器的特征方程: J-K触发器的特征方程: 由真值表求 R 和 S 的表达式:(2)求组合电路的逻辑表达式 D触发器的特征方程: J-K触发器的特征方程: 由真值表求 R 和 S 的表达式:(3)由真值表求出逻辑表达式:(4)画出电路图3.2.4 触发器应用一例 用触发器组成寄存器 寄存器是微处理器中的重要部件,用于存放数据处理的中间结果。具有数据“写”入、“读”出、初始化“清零”功能 。(1)电源电流IE 触发器的所有输入端接无效电平,输出端悬空时,电源向触发器提供的电流。此参数说明触发器电路的空载功耗。(2)低电平输入电流IIL和高电平输入电流IIH 测试条件:触发器输出端悬空。 IIL:某输入端接地,从该输入端流出的电流。 IIH:触发器某输入端接电源,流进该输入端的电流。 此参数说明对驱动电路的负载要求。(3)输出高电平VoH和输出低电平VoL 触发器输出端Q或输出高电平时的对地电压为VOH,输出低电平时的对地电压为VOL。 此参数说明触发器的抗干扰能力。 直流参数3.2.5 集成触发器的主要特性参数 开关参数(1)最高时钟频率fmax 触发器在计数状态下能正常工作的最高工作频率,是标志触发器工作速度高低的一个重要指标。(2)对时钟信号的延迟时间(tCPLH和tCPHL) 从时钟脉冲的触发沿到触发器输出端由0状态变到1状态的延迟时间为tCPLH。 从时钟脉冲的触发沿到触发器输出端
温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
提示  人人文库网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
关于本文
本文标题:大学数字逻辑基础-管庶安-课件PPT
链接地址:https://www.renrendoc.com/p-21835840.html

官方联系方式

2:不支持迅雷下载,请使用浏览器下载   
3:不支持QQ浏览器下载,请用其他浏览器   
4:下载后的文档和图纸-无水印   
5:文档经过压缩,下载后原文更清晰   
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

网站客服QQ:2881952447     

copyright@ 2020-2025  renrendoc.com 人人文库版权所有   联系电话:400-852-1180

备案号:蜀ICP备2022000484号-2       经营许可证: 川B2-20220663       公网安备川公网安备: 51019002004831号

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知人人文库网,我们立即给予删除!