PCI-E硬件测试方法.doc

PCI-Express硬件测试方法目 录1PCI-E物理层概述52PCI-E电气子块(Ver 1.0)62.1电气子块规则62.1.1规则：时钟62.1.2规则：AC耦合72.1.3规则：互连72.1.4规则：终端匹配72.1.5规则：DC共模电压72.1.6规则：ESD72.1.7规则：短路72.1.8规则：接收检测72.1.9规则：电气空闲态92.2电气信号规则92.2.1规则：信号定义92.2.2规则：损耗102.2.3规则：抖动Jitter和误码率BER102.2.4规则：去加重De-emphasis102.2.5规则：Beacon唤醒信号112.3发送端眼图模板122.4接收端眼图模板122.5一致性测试负载133PHY电气测试项目133.1通用测试项目143.2发送端测试项目143.3接收端测试项目163.4母板测试项目173.5插卡测试项目174TEK测试方案简介184.1两个SMA通道连接184.2一个带SMA输入差分探头P7350SMA测试184.3两个单端有源探头P7260测试194.4一个差分探头P73xx测试195PHY电气测试用例205.1符合性_PCI-E时钟精度测试205.2符合性_SSC扩频时钟测试205.3符合性_PCI-E一致性测试215.4符合性_PCI-E眼图测试235.5符合性_PCI-E抖动测试255.6符合性_PCI-E通道间偏斜测试265.7符合性_PCI-E插卡功耗测试266参考文档27图目录图1 Express物理层通道结构5图2 物理层的逻辑和电气子部分5图3 物理层逻辑子部分“链接训练状态逻辑状态机”6图4 接收端检测原理8图5 接收端检测结果9图6 去加重采样波形10图7 30kHz Beacon采样波形（周期33us）11图8 500MHz Beacon采样波形（周期2ns）12图9 近端（发送端）眼图模板12图10 远端（接收端）眼图模板13图11 一致性测试负载13图12 两个SMA通道连接18图13 一个带SMA输入差分探头P7350SMA测试19图14 两个单端有源探头P7260测试19图15 一个差分探头P73xx测试201 PCI-E物理层概述物理层的基本连接构成是两对低压差分信号：一对用于接收，另一对用于发送。数据以8bit/10bit编码单向传送速率可达2.5Gbps，时钟信号内嵌入数据流。物理层将物理层数据包从一个PCI Express器件的数据链路层传到另一PCI Express器件的数据链路层。图1 Express物理层通道结构物理层由两个子部分组成，分为逻辑子块和电气子块，如下图所示：图2 物理层的逻辑和电气子部分逻辑子块和电气子块通过一个控制和状态寄存器，或者类似功能的单元进行接口，实现每个发送端状态的协调。逻辑子块直接控制和管理物理层的功能。逻辑子块包含发送和接收2个部分，主要功能包括：重启、链路初始化、配置（速率、链路带宽、通道映射、Lane之间的de-skew等）、数据编码/解码(8B/10B)、数据扰码等。图3 物理层逻辑子部分“链接训练状态逻辑状态机”电气子块包括一个发送端和一个接收端，主要功能包括包转换、电源管理、热插拔等。PCI Express规范电气子块部分对通道的串行收发差分对的时钟精度、终端匹配、直流共模电压、ESD、短路、接收端检测、电气空闲状态定义和识别、发送和接收信号的指标、抖动、损耗、信号眼图指标等都进行了详细和明确的定义，以下章节详细描述。2 PCI-E电气子块(Ver 1.0)2.1 电气子块规则2.1.1 规则：时钟判据1：扩频信号频率为2.5GHz额定频率的+0%-0.5%内（考虑SSC带来的偏差）；判据2：调制信号频率为30kHz33kHz；判据3：时钟精度为+/-300ppm、链路两端设备间时钟精度不超过600ppm（包括SSC和非SSC两种模式）；备注：一般使用SSC调制时链路两端设备时钟频率相同。2.1.2 规则：AC耦合判据1：75nF 发送端AC耦合电容 200nF；2.1.3 规则：互连判据1：包括测试仪器探头等效电容在内，互连线对地总电容最大3nF；2.1.4 规则：终端匹配判据1：传输差分信号时发送端差分输出阻抗ZTX-DIFF-DC：最小80、最大120、典型值100；发送端输出阻抗ZTX-DC最小40；判据2：差分信号空闲时发送端输出阻抗ZTX-DC最小40；判据3：接收端差分输入阻抗ZRX-DIFF-DC：最小80、最大120、典型值100；输入阻抗ZRX-DC：最小40、最大60、典型值50；判据4：设备掉电、重启或检测时：接收端输入阻抗ZRX-HIGH-IMP-DC最小200k；2.1.5 规则：DC共模电压判据1：接收端共模电压为0V+/-10mV；判据2：发送端共模电压小于3.6V；2.1.6 规则：ESD判据1：所有信号和电源能忍受2000V ESD（human body model）；判据2：或者所有信号和电源能忍受500V ESD（charged device model without damage）；判据3：满足JEDEC JESE22-A114-A Class2标准；2.1.7 规则：短路判据1：所有发送端和接收端支持热插拔，且不损坏设备；判据2：发送端和接收端D+和D-能长时间对地短路；判据3：发送端短路电流ITX-SHORT最大值90mA；2.1.8 规则：接收检测备注：接收检测电路检测输入阻抗ZRX-DC步骤如下：、 检测开始前保证发送端稳定电压到VDD或者GND，或者VDD与GND间的一个固定电平；、 发送端转变D+和D-共模电压：将共模电压从VDD转变为GND；或将共模电压从GND转变为VDD；或将共模电压从VDD与GND间的固定电平转变为相对反电压；、 判断有无接收端基于电压转换的速率：如果检测出快速的转变沿，则表示接收端未连接；如果检测出慢速的转变沿，则表示存在发送端阻抗、互连线容抗、一系列电容和接收端终端匹配，即接收端已连接；图4 接收端检测原理图5 接收端检测结果2.1.9 规则：电气空闲态发送端D+和D-电压保持相同恒定值时为电气空闲状态，主要用于省电模式和非使能态。判据1：跳出电气空闲态门限电压VRX-IDLE-DET-DIFFp-p最小65mV，最大175mV；2.2 电气信号规则2.2.1 规则：信号定义定义差分电压：VDIFF = VD+ VD-定义共模电压：VCM = VD+ + VD-/2定义差分电压峰峰值（差分摆幅对称时）：VDIFFp-p = 2*max|VD+ VD-|定义差分电压峰峰值（差分摆幅不对称时）：VDIFFp-p = max|VD+ VD-| VD+ VD- + max|VD+ VD-| VD+ VD- or max|VD+ VD-| VD+ VD-定义共模峰值电压：VCMp = max|VD+ + VD-|/22.2.2 规则：损耗判据1：使用眼图来测量差分电压衰减幅度，眼图要求如后所述；备注：根据衰减量来定量互连线损耗能够指明发送端和接收端之间的衰减容限，譬如1.25GHz速率数据的最坏情况下损耗裕量可以用发送最小输出电压VTX-DIFFp-p = 800 mV和接收最小输入电压VRX-DIFFp-p = 175 mV来计算，最大损耗为：20log(175/800)-13.2dB；625MHz速率数据的最坏情况下损耗裕量可以用发送最小去加重输出电压VTX-DIFFp-p = 505 mV和接收最小输入电压VRX-DIFFp-p = 175 mV来计算，最大损耗为：20log(175/505)-9.2dB；2.2.3 规则：抖动Jitter和误码率BER抖动可分类为随机抖动Rj和确定性抖动Dj，总抖动Tj是所有无关抖动源的概率密度卷积，而随机抖动Rj呈高斯分布，常被用来确定链路比特误码率BER。满足BER为10-12时的最大Tj；2.2.4 规则：去加重De-emphasis判据1：跳变位差分电压峰峰值VTX-DIFFp-p最小0.8V，最大1.2V；判据2：非跳变位差分电压可小于跳变位3.5dB(+/-0.5 dB)；图6 去加重采样波形2.2.5 规则：Beacon唤醒信号判据1：周期直流平衡数据信号Beacon要求：2ns=脉宽=16us;判据2：平衡对称信号最大恢复时间32us；判据3：当脉宽超过500ns时电压幅度去加重-6dB；判据4：当脉宽小于500ns时电压幅度去加重-3.5dB；图7 30kHz Beacon采样波形（周期33us）图8 500MHz Beacon采样波形（周期2ns）2.3 发送端眼图模板判据1：大小两个不同的发送端眼图定义跳变位和非跳变位（即去加重位）的区别；判据2：采集超过3500个连续UIs中选择250个有效稳定的UIs来计算和创建眼图；备注：测试时保证负载串联75nF200nF交流耦合电容和50单端/100差分端接电阻，可参考2.5节无源测试负载；图9 近端（发送端）眼图模板2.4 接收端眼图模板判据1：采集超过3500个连续UIs中选择250个有效稳定的UIs来计算和创建眼图；备注：测试时保证负载串联75nF200nF交流耦合电容和50单端/100差分端接电阻，可参考2.5节无源测试负载；图10 远端（接收端）眼图模板2.5 一致性测试负载备注：眼图和电气测试时保证负载串联75nF200nF交流耦合电容和50单端/100差分端接电阻，如厂商未指定测试点，可选择D+和D-输出管脚（小于0.2英寸）；图11 一致性测试负载3 PHY电气测试项目PHY Electrical Test Considerations Revision 1.0规范推荐测试项目，其中黑色字体代表重点测试项目。3.1 通用测试项目编号测试项目描述用例编号PHY.3.1#1发送端和接收端的时钟精度+/-300ppm测试1.1PHY.3.1#2使用SSC，扩频信号频率为2.5GHz额定频率的+0%-0.5%（考虑SSC带来的偏差）测试1.2PHY.3.1#3使用SSC，调制信号频率范围为30kHz33kHz测试1.2PHY.3.1#4互连通信端口间扩频信号频率精度不超过600ppm（包括SSC和非SSC两种模式）测试1.33.2 发送端测试项目编号测试项目描述用例编号PHY.3.1#12TX DC共模电压(Vtx-dc-cm)范围为03.6V(+/-100mV)测试1.6PHY.3.1#14在接收端检测时电压变化不能超过600mV(Vtx-rcv-detect)测试1.8PHY.3.1#17高阻抗临界值Zrx-high-imp-dc Min （3nF容抗，输入阻抗200k），检测出接收端未连接测试1.9PHY.3.1#18低阻抗临界值Zrx-com-dc Min（交流耦合电容75nF，输入阻抗40)，检测出接收端已连接测试1.10PHY.3.1#19从电气空闲态转到发送差分信号后发送端满足眼图模板测试1.16PHY.3.1#23进入电气空闲态前发送端须发送电气空闲命令，即三个K28.3(IDL)后跟随一个K28.5(COM)测试1.7PHY.3.1#24发送端发送完最后一个电气空闲态命令，通过20UI时间后进入电气空闲有效状态，即通过8ns (Ttx-idle-set-to-idle)时间来满足电气空闲电压要求测试1.7PHY.3.1#26进入或者退出电气空闲态时发送端满足DC共模电压规范：数据线间保持 25mV DC CM (Vtx-cm-dc-line-delta)；L0态和电气空闲态转变间保持 100mV DC CM(Vtx-cm-dc-active-idle-delta)测试1.6PHY.3.1#27进入电气空闲态后发送端保持最小50UI (Ttx-idle-min)时间，该20ns时间可供接收端响应退出命令测试1.7PHY.3.1#30进入共模模式检测前发送端在VDDGND间保持稳定值测试1.17PHY.3.1#31接收端检测时，D+和D-共模电压可从VDD转变为GND测试1.17PHY.3.1#32接收端检测时，D+和D-共模电压可从GND转变为VDD测试1.17PHY.3.1#33接收端检测时，D+和D-共模电压可从VDD和GND之间转变为相对反电压测试1.17PHY.3.2#1连续发送相同电平数据时须去加重，降低跳变位差分电压3.5 dB (+/- 0.5 dB)测试1.5PHY.3.2#2差分信号满足0.81.2 V DIFFp-p(Vtx-diffp-p)差分电压峰峰值要求（Beacon信号除外）测试1.5PHY.3.2#3通用PCI Express设备支持远程唤醒机制，需要支持Beacon信号，其他情况Beacon可选测试1.18PHY.3.2#4在多通道连接（n）时通道0须发送和接收Beacon信号测试1.18PHY.3.2#5Beacon信号是周期任意的DC平衡数据信号，2ns=脉宽30Khz)共模电压为20mV(Vtx-cm-acp)测试1.13PHY.3.3#6连接测试负载后在发送端封装管脚处测量到电气空闲差分峰值输出电压(Vtx-idle-diffp) 20mV测试1.15PHY.3.3#7在接收端检测到信号幅度大于Vrx-idle-det-diffpp (65mV)时退出电气空闲状态测试1.19PHY.3.3#8通道间输出偏斜1300ps(500ps+2UI)，对于单链接来说此为任意两条发送端通道间的静态偏斜测试1.11PHY.3.3#9连接测试负载后在发送端封装管脚处测量到最小TX眼宽(Ttx-eye)为280ps测试1.53.3 接收端测试项目编号测试项目描述用例编号PHY.3.1#10当接收数据时（LTSSM所有状态），接收端差分阻抗为80120(Zrx-diff-dc)测试1.20PHY.3.1#11接收端DC共模电压为0V+/-10mV测试1.14PHY.3.4#1接收端满足最小接收眼图和电压一致性规范；测试时采用一致性测试负载代替RX设备管脚；设计时须给封装和器件对RX信号质量带来的影响留有裕量测试1.21PHY.3.4#2当AC峰值共模电压小于150mV(Vrx-cm-acp)时，接收端须可靠接收数据测试1.21PHY.3.4#3接收端能检测出意外电气空闲状态发生：在接收端管脚处测量到持续时间超过10ms的差分峰峰值电压跌落值小于65mV(Vrx-idle-det-dffp-p min)测试1.22PHY.3.4#6接收端可靠接收数据的抖动 (Ttx-eye-medianto-max-jitter)最大120ps测试1.21PHY.3.4#9通道间偏斜(Lrx-skew)不超过20ns时接收端能可靠接收和汇集数据；包括SKP指令设置RX的偏斜量和互连线本身带来的偏斜量测试1.233.4 母板测试项目编号测试项目描述用例编号EM.4#4如果平台唤醒功能使能则可向PCI Express插卡连接器提供+3.3Vaux电压和每个连接器375mA电流测试1.24EM.4#5如果平台唤醒功能非使能（不支持WAKE#信号）则可向PCI Express插卡连接器提供+3.3Vaux电压和每个连接器20mA电流测试1.25EM.4#7PCI Express连接器的电源分配满足PCI Express插卡机电规范（PCI Express Card Electromechanical Specification表4-1）；母板设计与75W电源ECN一致，满足额外的电源需求测试1.26EM.4#14母板按照要求最小化抖动值（PCI Express Card Electromechanical Specification 4.6.3节表4-4要求）测试1.5EM.4#16母板按照要求最小化通道间偏斜，最大1.25ns（PCI Express Card Electromechanical Specification 4.6.5节表4-5要求）测试1.9EM.4#20在连接器后真实负载处测试，母板满足发送端眼图模板要求（PCI Express Card Electromechanical Specification 4.7.3节表4-8要求）测试1.5EM.4#22母板接收端满足接收端灵敏度要求（PCI Express Card Electromechanical Specification 4.7.4节表4-9要求）测试1.213.5 插卡测试项目编号测试项目描述用例编号EM.2#27每个设备能进入“初始激活链接训练态”（退出电气空闲态），持续80ms，以PERST#有效来结束测试1.27EM.4#13母板按照要求最小化抖动值（PCI Express Card Electromechanical Specification 4.6.3节表4-4要求）测试1.5EM.4#15母板按照要求最小化通道间偏斜，最大0.35ns（PCI Express Card Electromechanical Specification 4.6.5节表4-5要求）测试1.5EM.4#19金手指处，插卡满足插卡发送端眼图模板要求（PCI Express Card Electromechanical Specification 4.7.1节表4-6要求）测试1.5EM.4#21插卡接收端满足接收端灵敏度要求（PCI Express Card Electromechanical Specification 4.7.2节表4-7要求）测试1.21EM.4#23插卡功耗满足最大功耗要求（PCI Express Card Electromechanical Specification 4.2节表4-2要求）测试1.31EM.6#4一个8插卡可兼容作为4卡插卡使用测试1.284 TEK测试方案简介4.1 两个SMA通道连接通过设置示波器数学运算功能CH1CH3得到差分信号，通过（CH1CH3）/2得到共模信号；50单端匹配电阻在示波器内部端接；图12 两个SMA通道连接4.2 一个带SMA输入差分探头P7350SMA测试高速差分SMA输入探头P7350SMA在探头中集成双50端子网络和差分放大器来测量差分信号对；图13 一个带SMA输入差分探头P7350SMA测试4.3 两个单端有源探头P7260测试通过设置示波器数学运算功能CH1CH3得到差分信号，通过（CH1CH3）/2得到共模信号；可测试线路实际码流，探头尽量缩短地线长度，并靠近端接电阻处。图14 两个单端有源探头P7260测试4.4 一个差分探头P73xx测试可测试线路实际码流，探头靠近端接电阻处。图15 一个差分探头P73xx测试5 PHY电气测试用例5.1 符合性_PCI-E时钟精度测试用例名称符合性_PCI-E时钟精度测试测试目的测试正常通信时时钟精度差，适用于链路两端使用自身的源时钟信号（包括扩频时钟SSC应用）测试设计无测试组网图无测试步骤1、 使用频率计测量发送端时钟源频率；2、 使用频率计测量接收端时钟源频率；3、 比较两个时钟频率精度差（包含使用SSC和非SSC两种模式）；4、 也可使用实时示波器来同步捕获两者时钟，使用示波器分析软件来计算和比较每个时钟的频率；预期结果SSC和非SSC两种模式下时钟频率精度保持在600ppm之内；测试说明无5.2 符合性_SSC扩频时钟测试用例名称符合性_SSC扩频时钟符合性测试测试目的检测扩频时钟的低频调制信号是否满足接收端解调的上下限测试设计无测试组网图测试环境建立有两种方式：方式1（推荐）：采用50同轴电缆将信号直接引入示波器同轴电缆的带宽可达到10G以上，对信号中的高频部分的衰减很小，测试结果最为真实；方式2：示波器的高速探头用高带宽探头差分或2个单端探头点击在最靠近接收芯片的测试点上即可测试信号。目前TEK DPO、Agilent DSO、LeCroy Wave Pro等都有各自的抖动测试软件，但对扩频时钟的测量对示波器硬件要求很高，尤其是内存，在测试时可根据需要选择合适的测试工具。测试步骤1、 测试环境建立后，引入测试信号（实时采样）；2、 打开示波器的抖动测试软件（TEK JIT3、Agilent EZJIT或者相应测试应用软件）；3、 设置足够的存储深度，一般调制时钟的频率都相对较低，要分辨调制波形至少需要测试其两个周期以上的波形。（推荐存储深度16M以上，对测试仪器要求很高）4、 选择抖动测量项为TIE，并使能该项绘图功能，用来显示是否还有其他抖动成分存在；5、 选择抖动的时间趋势图测试，实行TIE的时间趋势测量，并使能该项绘图功能。根据测试需要可能需要选择适当的滤波功能，使某些频段的抖动趋势更加明显。该项测试可考察调制信号波形是否合格；6、 选择抖动的频谱图测试，实行TIE的频谱测量，并使能该项绘图功能。该项测试可考察调制信号频率是否合格；7、 一般选择单次触发减少由于示波器触发抖动引起的测量误差；8、 开始测量；预期结果1、 数据速率为2.5Gb/s+300ppm/-5300ppm（该数据速率包含SSC带来的偏差）：上限频率为：2.50075 Gb/s = Nominal UI + 300 ppm；下限频率为：2.48675 Gb/s = Nominal UI 5000 ppm (SSC Budget) 300 ppm；即400.12 397.88ps UI 402.12ps2、 SSC调制信号频率为30-33 kHz.；3、 下面给出一个实际测试得到的扩频时钟的调制波形供参考测试说明5.3 符合性_PCI-E一致性测试用例名称符合性_PCI-E一致性测试测试目的PCI-E一致性测试项目包括：发送端（数据单位间隔UI、差分输出电压峰峰值、去加重差分输出电压比例、发射眼图宽度、抖动分布中值与最大值之时间差、输出上升/下降时间、AC共模输出电压峰值、发送端差分回波损耗、DC差分发射端阻抗），接收端（数据单位间隔UI、差分输入电压峰峰值、接收眼图宽度、抖动分布中值与最大值之时间差、AC共模输入电压峰值、接收端差分回波损耗、DC差分接收端阻抗），检测信号实时波形各项参数是否满足要求。测试设计无测试组网图测试环境建立有两种方式：方式1（推荐）：采用50同轴电缆将信号直接引入示波器同轴电缆的带宽可达到10G以上，对信号中的高频部分的衰减很小，测试结果最为真实；方式2：示波器的高速探头用高带宽探头差分或2个单端探头点击在最靠近接收芯片的测试点上即可测试信号。测试发送端：测试接收端：测试步骤1、 测试环境建立后，测试高速差分信号单端和差分的实时波形，在信号的接收端靠近芯片侧选取测试点；2、 选择所要采集的数据量（SDA6000有这项选择项，建议采集2M样本）；3、 通过后台软件控制发送端芯片发送测试码流或者使设备进入一致性测试模式（PCI-Express规范为了方便测试，只要输出端在一定的闲置的时间后得不到接收端的应答，芯片便会进入一致性测试状态，该状态下芯片将会重复输出连续的K28.5、D21.5、K28.5、D10.5的序列为一致性测试码形）；4、 进入示波器专用测试软件，选择测试发送端（数据单位间隔UI、差分输出电压峰峰值、去加重差分输出电压比例、发射眼图宽度、抖动分布中值与最大值之时间差、输出上升/下降时间、AC共模输出电压峰值、发送端差分回波损耗、DC差分发射端阻抗）或接收端（数据单位间隔UI、差分输入电压峰峰值、接收眼图宽度、抖动分布中值与最大值之时间差、AC共模输入电压峰值、接收端差分回波损耗、DC差分接收端阻抗）；5、 读取测试所得数据；预期结果1、 数据速率为2.5 Gb/s +/- 300ppm内（该数据速率不包含SSC带来的偏差）：上限频率为：2.50075 Gb/s = Nominal UI + 300 ppm；下限频率为：2.49925 Gb/s = Nominal UI 300 ppm，即数据单位间隔：399.88ps UI 400.12ps；2、 差分输出电压峰峰值（差分摆幅对称时）：VDIFFp-p = 2*max|VD+VD-|为0.8V1.2V；3、 差分接收电压峰峰值（差分摆幅对称时）：VDIFFp-p = 2* max|VD+VD-|为0.175V1.2V；4、 去加重差分输出电压比例：-3.0dB-4.0dB；5、 发送眼图宽度：最小0.7UI；6、 接收眼图宽度：最小0.4UI；7、 发送抖动分布中值与最大值之时间差：最大0.15UI；8、 接收抖动分布中值与最大值之时间差：最大0.3UI；9、 发送输出上升/下降时间最小0.125UI，即最小49.985ps；10、 RMS AC共模输出电压峰值最大20mV；11、 RMS AC共模输入电压峰值最大150mV；12、 发送端差分回波损耗：最小12dB；13、 接收端差分回波损耗：最小15dB；14、 DC差分发送阻抗：最小80、典型100、最大120；15、 DC差分接收阻抗：最小80、典型100、最大120；测试说明建议采用实时示波器进行测试；测试Rise time和Fall time时，按 20%80进行测试。5.4 符合性_PCI-E眼图测试用例名称符合性_PCI-E眼图测试测试目的信号质量眼图测试，该测试验证发送端传送有效PCI Express信号的能力。使用带有单端有源探头的高速示波器捕获波形，示波器软件将捕获数据转换为眼图模式测试设计无测试组网图测试环境建立有两种方式：方式1（推荐）：采用50 同轴电缆将信号直接引入示波器同轴电缆的带宽可达到10G以上，对信号中的高频部分的衰减很小，测试结果最为真实；方式2：示波器的高速探头用高带宽探头差分或2个单端探头点击在最靠近接收芯片的测试点上即可测试信号。测试发送端：测试接收端：测试步骤1、 搭建测试环境，将DUT发送端连接测试负载；2、 启动眼图测试，选择合适的眼图模板；建议测试远端眼图，在问题定位分析时，可以测试近端眼图，在信号的接收端靠近芯片侧选取测试点；3、 选择数据采集量（不同示波器由各自采用算法决定，建议采集2M样本）；4、 通过后台软件控制发送端芯片发送测试码流或者使设备进入一致性测试模式（PCI-Express规范为了方便测试，只要输出端在一定的闲置的时间后得不到接收端的应答，芯片便会进入一致性测试状态，该状态下芯片将会重复输出连续的K28.5、D21.5、K28.5、D10.5的序列为一致性测试码形）；5、 启动眼图测试；6、 比较眼图是否满足模板要求；预期结果信号眼图符合模板；近端眼图（发送端）眼图模板的要求：远端（接收端）眼图模板的要求：测试说明近端大小眼图定义跳变位和非跳变位（即去加重位）的区别5.5 符合性_PCI-E抖动测试用例名称符合性_PCI-E抖动测试测试目的检测信号在接收端抖动指标是否满足接收芯片的要求测试设计无测试组网图测试环境建立有两种方式：方式1（推荐）：采用50 同轴电缆将信号直接引入示波器同轴电缆的带宽可达到10G以上，对信号中的高频部分的衰减很小，测试结果最为真实；方式2：示波器的高速探头用高带宽探头差分或2个单端探头点