总结时序电路的特点

1 / 36 总结时序电路的特点 时序电路实验总结 1 掌握用仿真工具分析电路的方法： 在电路中增加测试点，通过波形仿真观察终结节点的输出信号，帮助分析电路特性。 2 修改电路中出现的问题： TJ： TJ 与 START 反馈信号相与非后直接接入 CLRN 端，使得7474的 1Q端 START 信号马上变为 0，即输出时钟脉冲 T1。T4 为 0。可是 START 反馈信号又马上与 TJ 相与非，使 CLRN端无效。使其结果不稳定。 3 最佳修改方案 TJ： TJ取反直接连到 CLRN，使其 7474的 1Q为 0。 ZT： ZT与 H与非接 7474的 CLK。 2 / 36 4 时序电路的运用 可运用到存储器实验中，不改变原电路而实现连读的功能。通过时序电路输出的节拍脉冲去控制 74161、 72273、LMP-RAM-IO中的数据分时在总线上显示。 1 仿真时控制信号 QD、 TJ、 DP、 ZANTING 应展开； 2 注意几个状态之间的转换，仿真图要看到明显的效果。例如连续运行状态应有两个以上的 TI-T4出现， 3 暂停应该可以在 T1、 T2、 T3、 T4的每个节拍上实现。 4 数字电路又可称为逻辑电路，通过与 (&)，或 (=1)，非 (o)，异或 (=1)，同或 (=)等门电路来实现逻辑。 ( 来自 : 海 达 范 文 网 : 总 结 时 序 电 路 的 特 点 ) 逻辑电路又可分为组合逻辑电路和时序逻辑电路。组合逻辑电路是指在某一时刻的输出状态仅仅取决于在该时刻的输3 / 36 入状态，而与电路过去的状态无关。 TTL和 CMOS电路： TTL是晶体管输入晶体管输出逻辑的缩写，它用的电源为 5V。 CMOS电路是由 PMOS管和 NMOS管 (源极一般接地 )组合而成，电源电压范围较广，从都可以。 CMOS 的推挽输出：输出高电平时 N 管截止， P 管导通 ;输出低电平时 N 管导通， P 管截止。输出电阻小，因此驱动能力强。 CMOS门的漏极开路式：去掉 P 管，输出端可以直接接在一起实现线与功能。如果用 CMOS 管直接接在一起，那么当一个输出高电平，一个输出低电平时， P 管和 N 管同时导通，电流很大，可能烧毁管子。单一的管子导通，只是沟道的导通，电流小，如果两个管子都导通，则形成电流回路，电流大。 输入输出 高阻：在 P1和 N1管的漏极再加一个 P2管和 N2管， 当要配置成高阻时，使得 P2和 N2 管都不导通，从而实现高阻状态。 静态电流：输入无状态反转 (高低电平变换 )情况下的电流。 4 / 36 动态电流：电路在逻辑状态切换过程中产生的功耗，包括瞬间导通功耗和负载电容充放电功耗两部分。门电路的上升边沿和下降边沿是不可避免的，因此在输入电压由高到低或由低变高的过程中到达 Vt 附近时，两管同时导通产生尖峰电流。该损耗取决于输入波形的好坏 (CMOS工艺 )，电源电压的大小和输入信号的重复频率。电路的 负载电容的充放电也是很大的一部分。 ESD保护： Electro-Staticdischarge, 静电放电。 输入输出缓冲器：是缓冲器，不是缓存器，就是一个 CMOS门电路。输入缓冲器 的作用主要是 1， TTL/CMOS电平转换接口 ;2，过滤外部输入信号噪声。输出缓冲器的作用是增加驱动能力。 配成输入模式不一定比输出模式更省电：输入模式时输入缓冲器会打开，而输出模式时输出缓冲器会打开。 TESEO上 GPIO 数据寄存器读写的注意点： 配置成普通 GPIO 时 ，如果配置成输出口，那么写数据寄存5 / 36 器会直接输出该电平，读数据寄存器实际就是读锁存器中最后一次被写入的值。如果被配置成输入口，并且上下拉使能的话，那么写数据寄存器就是配置上下拉电阻，而读数据寄存器就是读输入引脚的缓冲器，返回的是该引脚的当前电平状况。有些平台会有专门的状态寄存器，无论当前引脚被配置成输入还是输出，读该专门的状态寄存器都返回该引脚的当前电平状况。 数字电路中的摆幅：输入摆幅和输出摆幅 。输入摆幅指的是最低输入高电平和最高输入低电平的差值，输出摆幅指的是最低输出高电平和最高输出低电平之间的差值， TTL 的摆幅偏小。 数字电路总结 第一章 数制和编码 1 能写出任意进制数的按权展开式； 2 掌握二进制数与十进制数之间的相互转换； 3 掌握二进制数与八进制、十六进制数之间的相互转换； 6 / 36 4 掌握二进制数的原码、反码及补码的表示方法； 5 熟悉自然二进制码、 8421BCD 码和余 3 BCD码 6 了解循环码的特点。 第二章 逻辑代数基础 1 掌握逻辑代数的基本运算公式； 2掌握代入规则，反演规则，对偶规则； 熟悉逻辑表达式类型之间的转换 -“ 与或 ” 表达式转化为“ 与非 ” 表达式； 3 熟悉逻辑函数的标准形式 -积之和表达式及和之积式表达式。 4 了解正逻辑和负逻辑的概念。 第三章：数字逻辑系统建模 7 / 36 1熟悉代数法化简函数 2掌握图解法化简函数 3了解列表法化简函数 4能够解决逻辑函数简化中的几个实际问题。 a. 无关 项，任意项，约束项的处理； b. 卡诺图之间的运算。 5时序逻辑状态化简 掌握确定状态逻辑系统的状态化简； 了解不完全确定状态逻辑系统的状态化简。 第四章：集成逻辑门 8 / 36 1 了解 TTL“ 与非 ” 门电路的简单工作原理； 2 熟悉 TTL“ 与非 ” 门电路的外特性：电压传输特性及几个主要参数，输出高电平，输出低电平、噪声容限、输入短路电流、扇出系数和平均传输延迟时间。 3 熟悉集电集开路 “ 与非 ” 门和三态门逻辑概念，理解“ 线 与 ” 的概念； 4 掌握 CMOS“ 与非 ” 门、 “ 或非 ” 门、 “ 非 ” 门电路的形式及其工作原理。 5 熟练掌握与、或、非、异或、同或的逻辑关系。 7掌握 R-S、 J-K、 D、 T触发器的逻辑功能、特征方程、状态转换图、状态转换真值表。不要求深入研究触发器的内部结构，只要求掌握它们的功能，能够正确地使用它们； 8了解触发器直接置 “0” 端 RD和直接置 “1” 端 SD的作用。 9了解边沿触发器的特点； 9 / 36 10熟悉触发器的功能转换。 11. 了解施密特电路、单稳态电路的功能用途； 212了解 ROM、 PROM、 EPROM， EPROM 有何不同； 13能用 PLD实现函数 第五章 : 组合逻辑电路 1、熟悉组合逻辑电路的定义； 2、掌握组合电路的分析方法：根据电路写出输出函数的逻辑表达式，列出真值表，根 据逻辑表达式和真值表分析出电路的路基功能。 3、掌握逻辑电路 的设计方法：根据设计要求，确定输入和输出变量，列出真值表，利 用卡诺图法化简逻辑函数写出表达式，画出电路图。 10 / 36 4、掌握常用组合逻辑部件 74LS283）、 74LS85）、 74LS138）、四选一数据选择器和八选 一数据选择器 74151 的应用。 5、了解组合电路的竞争与冒险。 第六章 : 同步时序电路 1 了解时序电路的特点； 2 记住时序电路的分析步骤 ,掌握时序电路的分析方法 ,能够较熟练地分析同步时序 电路的逻辑功能。 3 记住时序电路的设计步骤 ,掌握时序电路的设计方法 ,会同步时序电路的设计。 第七章 : 常用时序逻辑部件 11 / 36 4 了解常用的时序逻辑部件，如各种计数器、移位寄 存器及寄存器；不要求详尽的去研究其内部电路，但能够应用时序逻辑部件构成给定的逻辑功能。 5 会看时序逻辑部件及组合逻辑部件的功能表，根据功能表掌握其逻辑功能、典型应 用及功能扩 展 6 掌握掌握连成任意模 M同步计数器的三种方法：预置法，清 0 法，多次预置法； 7 掌握序列码发生器的设计过程 第八章 了解 A/D,D/A 转换的基本原理。 思考题 1 BCD码的含义是什么？ 2 数字电路的特点是什么？ 12 / 36 3 三态门的特点是什么，说明其主要用途？ 4 OC门的特点是什么，说明其主要用途？ 5 TTL集成逻辑门的基本参数有哪几种？ 6 什么是 “ 与 ” 逻辑关系、 “ 或 ” 逻辑关系、 “ 非 ” 逻辑关系？ 7 什么是 “ 同或 ” 逻辑关系、 “ 异或 ” 逻辑关系？ 8 简化逻辑函数的意义是什么？ 9 几种数制如何进行相互转换？ 10 怎样取得二进制数的原码、反码和补码？ 11 将十进制数 125编写成 8421BCD码和余 3BCD 码； 12 什么是最小项及最小项表达式？ 13 / 36 13 怎样用代数法化简逻辑函数？ 14 怎样用卡诺图法化简逻辑函数？ 简化后的逻辑表达式是 。 A. 唯一 B. 不唯一 C. 不确定 D. 任意。 15 什么是组合电路？什么是时序电路？各自的特点是什么？ 16 组合电路的表示形式有几种，是哪几种？ 17 组合电路的分析 步骤是什么？ 18 组合电路的设计步骤是什么？ 19 半加器与全加器的功能有何区别？ 20 译码器、编码器、比较器如何进行级联？ 14 / 36 21 如何用数据选择器实现逻辑函数？ 22 竞争与冒险的起因是什么？ 23 D 触发器与 J-K 触发器的特征方程和状态转换图是什么？ 24 如何用 J-K触发器实现 T触发器？ 25 什么是同步时序电路和异步时序电路？其特点是什么？ 26 同步时序电路的分析步骤是什么？ 27 同步时序电路的设计步骤是什么？ 28 全面描述时序电路的方程有几个？是哪几个？ 29 状态化简的意义是什么？怎样进行状态化简？ 30 怎样用 中规模同步集成计数器设计任意模值计数器？ 15 / 36 31 怎样用移位寄存器构成环形计数器？ 32 什么是 ROM？什么是 RAM？ 33 PLD、 PLA、 GAL、 PAL， FPGA、 CPLD 的含义是什么？ 34 画出 ADC工作原理框图，写出三种 ADC电路的名称。 35 计算 R-2R网络 DAC 的输出电压。 36 欲将正弦信号转换成与之频率相同的 脉冲信号，应用 (a) T 触发器； (b)施密特触发器； (c)A/D转换器 (d)移位寄存器 37 1、 纯净的单晶半导体又称本征半导体，其内部载流子自由电子空穴的数量相等的。 2、 射极输出器属共集电极放大电路，由于其电压放大倍数约等于 1，且输出电压与输入电压同相位，故又称为电压跟随器。 16 / 36 3、 理想差动放大器其共模电压放大倍数为 0，其共模抑制比为 。 4、 一般情况下，在模拟电路中，晶体三极管工作在放大状态，在数字电路中晶体三极 管工作在饱和、截止状态。 5、 限幅电路是一种波形整形电路，因它削去波形的部位不同分为上限幅、下限幅和双向限幅电路。 6、 主从 JK触发器的功能有保持、计数、置 0、置 1 。 7、 多级放大器的级间耦合有阻容耦合、直接耦合、变压器耦合。 8、 带有放大环节串联稳压电路由调整电路、基准电路、取样电路和比较放大电路组成。 9、 时序逻辑电路的特点是输出状态不仅取决于当时输入状态，还与输出端的原状态有关。 10、 当 PN结外加反向电压时，空间电荷区将变宽。反向电17 / 36 流是由少数载流子形成的。 11、 半导体具有热敏性、光敏性、力敏性和掺杂性等独特的导电特性。 12、 利用二极管的单向导电性，可将交流电变成脉动的直流电。 13、 硅稳压管正常工作在反向击穿区。在此区内，当流过硅稳压管的电流在较大范围变化时，硅稳压管两端的电压基本不变。 14、 电容滤波只适用于电压较大，电流较小的情况，对半波整流电路来说，电容滤波后，负载两端的直流电压为变压级次级电压的 1倍，对全波整流电路而言为 倍。 15、 处于放大状态的 NPN 管，三个电极上的电位的分布须符合 UCUBUE，而 PNP管处于放大状态时，三个电极上的电位分布须符合 UEUBUC。总之，使三极管起放大作用的条件是：集电结反偏，发射结正偏。 16、 在 P 型半导体中，多数载流子是空穴，而 N 型半导体18 / 36 中，多数载流子是自由电子。 17、 二极管在反向截止区的反向电流基本保持不变。 18、 当环境温度升高时，二极管的反向电流将增大。 19、 晶体管放大器设置合适的静态工作点，以保证放大信号时，三极管应始终工作在放大区 。 20、 一般来说，硅晶体二极管的死区电压大于锗管的死区电压。 21、 当硅晶体二极管加上正向电压时，该晶体二极管相当于阻值很大的电阻。 22、 电子秤中使用的半导体器件是利用了半导体的力敏性。 23、 画交流放大器的直流通路时，电容器做开路处理；画交流通路时，电源和电容器应作短路处理。 24、 PN 结正向偏置时导 通，反向偏置时截止，这种特性称为 PN结的单向导电性。 19 / 36 25、 工作在放大状态中三极管可视为放大器件，工作在截止饱和状态的三极管可视为开关器件。 26、 差动放大器只对差模信号有电压放大作用，而对共模信号无电压放大作用。射极输出器的特点是电压放大倍数略小于 1，且接近于 1。所以对信号源影 响小，带负载能力强。 27、 晶体三极管属于电流控制器件，场效应管属于电压控制器件。 28、 三极管属于双极型半导体器件，场效应管属于单极型半导体器件。 29、 理想运放 的两个重要结论是：一、是运放的两个输入端的电位相等。二、运放的两个输入端的输入电流相等，并且等于零。 30、 一个自激振荡器只有满足相位平衡条件和振幅平衡条件才能产生振荡。 31、 计数器可分为同步计数器和异步计数器，两者中速度20 / 36 较快的是同步计数器。 32、 触发器为时序逻辑电路基本单元，门电路为组合逻辑电路基本单元。两种电路主要区别在前者具有记忆功能，而后者不具有。 33、 二极管两端加上正向电压时超过死区电压才能导通。 34、 为调整放大器的静态工 作点，使之上移，应该使 Rb电阻值减少。 35、 一个触发器可以存放 1位二进制数。 36、 放大电路中三极管的组合方式有三种，它们是共集电极、共基极、共发射极。 37、 NPN型晶体三极管的发射区是 N 型半导体，集电区是 N型半导体，基区是 P 型半导体。 38、 一般情况下，晶体三极管的电流放大系数随温度的增加而增加，发射结的导通压降 Vbe 则随温度的增加而减小。 21 / 36 39、 具有记录输入脉冲个数的电路称为计数器，它的主要组成部分是触发器，是时序电路。 40、 晶体管构成的三种放大电路中，没有电压放大作用但有电流放大作用的是：共集电极接法。 41、 串联型稳压电路中的调整管工作在放大区。 42、 一个十进制计器至少需要四个触发器构成 43、 利用电阻 R 和电容 C 可以将脉冲波变换变为三角波和尖顶波。 44、 三极管的开关特性指的是在基极输入信号作用下，三极管具有的两个明显相反的状态即饱和和截止。 45、 衡量运算放大电路抑制零漂能力的指标：共模抑制比，对于运算放大器该参数等于 。 46、 负反馈电路可分为电流串联负反馈、电流并联负反馈、电压串联负反馈、电压并联负反馈。 22 / 36 47、 将模拟信号转换到数字信号的过程称为 A/D，将数字信号转换成为模拟信号的过程称为 D/A。 48、 集成触发器按功能可分为 RS触发器、 D 触发器、 JK触发器和 T 触发器。 49、 射极输出器是一种电压串联负反馈放大器。 50、 半导体材料的电阻率受外界条件的影响很大，温度升高或受光照射均可使电阻率减小。 51、 PN 结是晶体二极管的基本结构，也是一般半导体器件的核心。 52、为了使三极管可靠在截止，电路必须满足：不导电 53、 振荡器是一个具有选频网络的正反馈放大器。 54、 差动放大器的放大的信号有两种，即共模信号和差模信号，我们总是希望差模放大倍数大一些，而共模放大倍数小一些。 23 / 36 55、 晶体三极管可作为开关作用，当三 极管集电极发射极相当于开关闭合时，晶体三极管应工作在饱和状态。 56、 RC 微分电路能把矩形波变换成尖脉冲波。其输出电压取自电阻两端。 RC 积分电路能把矩形波变换成锯齿波。其输出电压取自电容两端。 57、 经过严格提纯的半导体，可认为是本征半导体，半导体产生电子空穴对的过程叫本征激发 ，在室温下，其电子和空穴对的平衡浓度很小。 58、 点接触型二极管适用于检波，面接触型适用于整流。 59、 触发器电路中， Sd端、 Rd端可根据需要预先将触发器置 1 或置 0，而不受 CP端的同步控制。 60、 所谓 PN结正向偏置，是将电源的正极与 P区相接，负区与 N区相接。在正向偏置电压大于死区电压的条件下， PN结将导通。 61、 差动放大电路的输入信号中，差模信号是有用的信号，共模信号则是要高潮抑制的干扰信号。 24 / 36 62、 负反馈对放大电路有下列影响：使增益、 放大倍数减小；使通频带变宽；提高电路稳定性等。 63、 理想运算放大器的输入电阻 Ri ;Ro 0； 64、 利用电阻 R 和电容 C 可以将脉冲波形变换为三角波和尖顶波。 65、 数字集成门电路按照制作工艺可分为 TTL和 CMOS。 67、 十进制编码简称： BCD 码，此类编码中常见的有 8421码。 68、 数字电路中，三极管一般工作于饱和和截止状态。 69、 基本逻辑门电路有：与门、非门和或门。 70、 如果输入与输出关系是：有 0 出 1，全 1 出 0。这是与非门逻辑运算。 71、 编码器与译码器逻辑功能相反，它是将有特定意义 的25 / 36 输入数字信号或文字符号编成相应在的若干位二进制的组合逻辑电路。 72、 由于触发器具有两分稳定状态，它可记录 1 位二进制代码。 73、 主从触发器是一种能防止空翻现象的实用触发器。 74、 组合逻辑电路：编码器、译码器、数据选择器、奇偶校验器、资料比较器及加法器。 75、 时序逻辑电路：各类触发器、寄存器、加法器、计数器。 76、 阻容耦合二极共射电压放大器的输出电压与输入电压的相位关系是：同相。 77、 正弦波振荡器的振荡频率 F 取决于反馈网络组件的参数。 78、 并联型稳压电路中，电阻 R 的作用：既有限流作用，又有调压作用。 26 / 36 79、 在给 PN结加反向电压时：有利于漂移运动，不利于扩散运动。 80、 穿透电流大小是衡量三极管放大能力的重要指针。 81、 共射极基本放大电路的组成原则是：使发射结正向偏置，集电结反向偏置。 82、 射极输出器的输出电阻小，因此该电路带负载能力强。 83、 典型运放是由三个基本电路组成：一个入高输入阻抗的差动放大器，一个高增益的电值放大器及一个低阻抗的输出放大器。 84、 在整流电路和稳压电路中均用到了二极管，依次是利用了二极管的单向导电，反向击穿。 85、 RC正弦波振荡器的起振条件是 AF 1。 86、 移位操作只能出现在寄存器中。 27 / 36 87、 当晶体三极管两个 PN结反偏时，则晶体三极管的集成极电流将中断。 88、 在放大交流信号的多极放大器中，放大极之间主要采用阻容耦合和变压器耦合。 89、 不能描述放大电路频率特性的曲线图是：伏安特性图。 90、 异或门电路可以实现不带进位的二进制加法。 91、 NPN管饱和状态时的特点是： Uces 0。 92、 直流放大器的功能是：直流信号和交流信号都能放大。 93、 差动放大器抑制零点漂移的 效果取决于：两个三极管的对称程度。 94、 晶体二极管内阻不是常数。 95、 直流稳压电源中的电路先后顺序应是：整流、滤波再稳压。 28 / 36 96、 二十进制编码器，若有四个输出端 ，可进行编码的个数是 10个。 97、 在晶体管放大电路中引入负反馈后，其电压放大倍数Au将减小。 98、 当晶体二极管的 PN结导通后，参加导电的是电子和空穴。 100、 电容三点式 LC振动器与电感三点式 LC正弦波振荡器比较，前者主要优点是：输出波形好。 101、 奇偶校验的作用：对网络传送资料中的错误进行检查。 102、 半导体数码管用于七段译码器。 103、 T触发器是市场中买不到但可以由其它触发器代替的。 104、 将两个二极管连接在一起，不能构成任何类型三极管。 105、 射极输出器的电压增益为 0 分贝。 29 / 36 浅谈时序逻辑电路 【摘 要】时序逻辑电路在数字电路中占有十分重要的地位，本文主要是对时序逻辑电路的的逻辑功能及其描述方法、电路结构、分析方法及其设计方法作了简单的介绍。最后通过介绍了几种典型的时序逻辑电路，总结了时序逻辑电路在未来的应用方向。 【关键词】时序逻辑电路；逻辑功能；特点；分析；设计 0 引言 随着社会的科学技术不断的发展，人们所使用的电子产品也越来越高科技，像我们生活中所用的手机、计算机，相机等都逐渐趋于智能化。而在这些电子产品中时序逻辑电路应用的十分广泛。下面将是对时序逻辑电路进行的简单介绍。 1 时序逻辑电路的介 绍 在数字电路中，我们常用的两种电路分别是组合逻辑电路和时序逻辑电路，而这两种电路却有着本质的区别。组合逻辑电路任意时刻的输出信号只取决于当时的输入信号，它没有30 / 36 记忆的功能，换一句话来说，如果电路的输入信号突然消失了，那么它的输出信号就会相应的发生改变。而时序逻辑电路是一种具有记忆功能的逻辑电路， 其任意时刻的输出信号不仅与当时的输入信号有关，而且还与该时序逻辑电路原来的状态有关。因此这也就决定了时序逻辑电路的基本单元就是触发器，因为只有触发器才具有记忆功能。时序逻辑电路在电路结构中有两个特点：组合电路和存储电路是时序逻辑电路的两个部分，且存储电路在该电路中是必不可少的；这两个部分之间要具有反馈的关系即存储电路的输出状态必须反馈到组合电路的输入端，组合逻辑电路的输出是由存储电路的输出和输入信号共同决定的。因为存储电路中的触发器具有不同的动作特点，所以时序逻辑电路可以区分为异步时序电路和同步时序电路，而 所有触发器状态的变化都是在同一时钟脉冲信号下同时发生的则成为同步时序逻辑电路，若触发器的状态不是同时变化的则称为异步时序逻辑电路。在一般情况下，若给定我们一个电路，我们都希望用另外一种形式来描述其所要表达的含义，而时序逻辑电路也不例外。对时序逻辑电路的逻辑功能的描述有很多种形式，其中包括逻辑表达式、状态表、卡诺图、状态图和时序图，这几种描述方式为我们研究较为复杂的时序逻辑电路提供了很大的方便。 31 / 36 2 时序逻辑电路的分析方法 时序逻辑电路的分析过程就是根据给定的电路，分析出该电路所实现的逻辑功能的过程，在这个过程中要找出电路的状态和输出的状态在输入变量和时钟信号的作用下的变化规律。 分析一个时序电路一般可按照以下几个步骤： 分析逻辑电路的组成：确定输入和输出信号，区分出组合电路部分和存储电路部分，确定该电路是同步的还是异步的。 从给定的逻辑电路图中写出每个触发器的驱动方程。 把得到的驱动方程带入相应的触发器的特性方程中去，从而得到每个触发器的状态方程，然后就可以得到由这些触发器的状态方程组成的整个时序逻辑电路的状态方程组。 根据逻 辑电路图再写出整个电路的输出方程。 把电路的输入信号和存储电路现态的所有可能的取值组合代入状态方程和输出方程进行计算，求出相应的次态和输32 / 36 出。列表时应注意，时钟信号 CP 只是一个操作信号，不能作为输入变量。在由状态方程确定次态时，须首先判断触发器的时钟条件是否满足，如果不满足，触发器状态保持不变。 画状态图或时序图。 3 时序逻辑电路的设计方法 时序逻辑电路的设计过程其实就是其分析的逆过程。而设计的主要任务则是给定一个具体的逻辑问题，如何能设计出一个时序逻辑电路，且该电路能实现该题中所描述的逻辑功能。 下面来介绍时序逻辑电路的设计步骤： 分析给定的逻辑问题，将其进行逻辑抽象，然后设定其输入、输出变量并确定其含义，从而得出电路的状态转换图或者状态装换表。 状态化简：由于设计的宗旨一般都是力求电路简单，因为这样不但可以节省元器件而且还可以使我们设计的电路一目了然。而状态化简则能够使等价的状态进行合并，从而能够33 / 36 得到最简的状态转换图。 状态的分配又称状态编码：这一步骤是整个设计中的重中之重，因为这将关系到整个设计电路的简单与否，所以在此步骤中我们要特别注意。 选定在设计中所要应用的触发器然后根据所得出的状态转换图求出电路的状态方程、驱动方